ReP USP - Resultado da busca

Tese (Doutorado)
ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware (2015)
Silva, Antonio Carlos Fernandes da; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: VHDL, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Antonio Carlos Fernandes da. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware. 2015. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/. Acesso em: 26 set. 2024.
APA
Silva, A. C. F. da. (2015). ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/
NLM
Silva ACF da. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware [Internet]. 2015 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/
Vancouver
Silva ACF da. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware [Internet]. 2015 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/
Artigo de periodico
Tag management in a reconfigurable tagged-token dataflow architecture (2015)
Silva, Bruno de Abreu; Silva, Jorge Luiz e
Fonte: WSEAS Transactions on Computers. Unidade: ICMC
Assuntos: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Bruno de Abreu e SILVA, Jorge Luiz e. Tag management in a reconfigurable tagged-token dataflow architecture. WSEAS Transactions on Computers, v. 14, p. 730-739, 2015Tradução . . Disponível em: http://www.wseas.org/multimedia/journals/computers/2015/b425705-187.pdf. Acesso em: 26 set. 2024.
APA
Silva, B. de A., & Silva, J. L. e. (2015). Tag management in a reconfigurable tagged-token dataflow architecture. WSEAS Transactions on Computers, 14, 730-739. Recuperado de http://www.wseas.org/multimedia/journals/computers/2015/b425705-187.pdf
NLM
Silva B de A, Silva JL e. Tag management in a reconfigurable tagged-token dataflow architecture [Internet]. WSEAS Transactions on Computers. 2015 ; 14 730-739.[citado 2024 set. 26 ] Available from: http://www.wseas.org/multimedia/journals/computers/2015/b425705-187.pdf
Vancouver
Silva B de A, Silva JL e. Tag management in a reconfigurable tagged-token dataflow architecture [Internet]. WSEAS Transactions on Computers. 2015 ; 14 730-739.[citado 2024 set. 26 ] Available from: http://www.wseas.org/multimedia/journals/computers/2015/b425705-187.pdf
Tese (Doutorado)
ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável (2012)
Lopes, Joelmir José; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: PROGRAMAÇÃO PARALELA, COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LOPES, Joelmir José. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável. 2012. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2012. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/. Acesso em: 26 set. 2024.
APA
Lopes, J. J. (2012). ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/
NLM
Lopes JJ. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável [Internet]. 2012 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/
Vancouver
Lopes JJ. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável [Internet]. 2012 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/
Trabalho de evento
A partition model using partial reconfigurable hardware for chipCflow project (2012)
Souza Junior, Francisco; Silva, Jorge Luiz e
Fonte: Proceedings. Nome do evento: Jornadas SARTECO - JS2012. Unidade: ICMC
Assuntos: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA JUNIOR, Francisco e SILVA, Jorge Luiz e. A partition model using partial reconfigurable hardware for chipCflow project. 2012, Anais.. Madrid: SARTECO, 2012. . Acesso em: 26 set. 2024.
APA
Souza Junior, F., & Silva, J. L. e. (2012). A partition model using partial reconfigurable hardware for chipCflow project. In Proceedings. Madrid: SARTECO.
NLM
Souza Junior F, Silva JL e. A partition model using partial reconfigurable hardware for chipCflow project. Proceedings. 2012 ;[citado 2024 set. 26 ]
Vancouver
Souza Junior F, Silva JL e. A partition model using partial reconfigurable hardware for chipCflow project. Proceedings. 2012 ;[citado 2024 set. 26 ]
Dissertação (Mestrado)
Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica (2011)
Silva, Bruno de Abreu; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: ARQUITETURAS PARALELAS, COMPUTAÇÃO RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Bruno de Abreu. Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica. 2011. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/. Acesso em: 26 set. 2024.
APA
Silva, B. de A. (2011). Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/
NLM
Silva B de A. Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica [Internet]. 2011 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/
Vancouver
Silva B de A. Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica [Internet]. 2011 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/
Dissertação (Mestrado)
Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico (2011)
Souza Júnior, Francisco de; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, HARDWARE, ARQUITETURAS PARALELAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA JÚNIOR, Francisco de. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico. 2011. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/. Acesso em: 26 set. 2024.
APA
Souza Júnior, F. de. (2011). Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/
NLM
Souza Júnior F de. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico [Internet]. 2011 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/
Vancouver
Souza Júnior F de. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico [Internet]. 2011 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/
Dissertação (Mestrado)
ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico (2010)
Sanches, Lucas Barbosa; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, TEORIA DOS GRAFOS, DINÂMICA DOS FLUÍDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SANCHES, Lucas Barbosa. ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico. 2010. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-22062010-141534/. Acesso em: 26 set. 2024.
APA
Sanches, L. B. (2010). ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-22062010-141534/
NLM
Sanches LB. ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico [Internet]. 2010 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-22062010-141534/
Vancouver
Sanches LB. ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico [Internet]. 2010 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-22062010-141534/
Trabalho de evento
Genetic algorithms and artificial neural networks to combinational circuit generation on reconfigurable hardware (2010)
Silva, Bruno A; Dias, Maurício A; Silva, Jorge Luiz e ; Osório, Fernando Santos
Fonte: Proceedings. Nome do evento: International Conference on Reconfigurable Computing and FPGAs - ReConFig. Unidade: ICMC
Assuntos: SISTEMAS EMBUTIDOS, SISTEMAS ESPECIALISTAS, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Bruno A et al. Genetic algorithms and artificial neural networks to combinational circuit generation on reconfigurable hardware. 2010, Anais.. Los Alamitos: IEEE Computer Society, 2010. Disponível em: https://doi.org/10.1109/ReConFig.2010.25. Acesso em: 26 set. 2024.
APA
Silva, B. A., Dias, M. A., Silva, J. L. e, & Osório, F. S. (2010). Genetic algorithms and artificial neural networks to combinational circuit generation on reconfigurable hardware. In Proceedings. Los Alamitos: IEEE Computer Society. doi:10.1109/ReConFig.2010.25
NLM
Silva BA, Dias MA, Silva JL e, Osório FS. Genetic algorithms and artificial neural networks to combinational circuit generation on reconfigurable hardware [Internet]. Proceedings. 2010 ;[citado 2024 set. 26 ] Available from: https://doi.org/10.1109/ReConFig.2010.25
Vancouver
Silva BA, Dias MA, Silva JL e, Osório FS. Genetic algorithms and artificial neural networks to combinational circuit generation on reconfigurable hardware [Internet]. Proceedings. 2010 ;[citado 2024 set. 26 ] Available from: https://doi.org/10.1109/ReConFig.2010.25
Artigo de periodico
A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores (2010)
Silva, Jorge Luiz e ; Lopes, Joelmir José
Fonte: WSEAS Transactions on Computers. Unidade: ICMC
Assuntos: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e e LOPES, Joelmir José. A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores. WSEAS Transactions on Computers, v. 5, n. 9, p. 429-444, 2010Tradução . . Disponível em: http://www.wseas.us/e-library/transactions/computers/2010/42-418.pdf. Acesso em: 26 set. 2024.
APA
Silva, J. L. e, & Lopes, J. J. (2010). A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores. WSEAS Transactions on Computers, 5( 9), 429-444. Recuperado de http://www.wseas.us/e-library/transactions/computers/2010/42-418.pdf
NLM
Silva JL e, Lopes JJ. A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores [Internet]. WSEAS Transactions on Computers. 2010 ; 5( 9): 429-444.[citado 2024 set. 26 ] Available from: http://www.wseas.us/e-library/transactions/computers/2010/42-418.pdf
Vancouver
Silva JL e, Lopes JJ. A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores [Internet]. WSEAS Transactions on Computers. 2010 ; 5( 9): 429-444.[citado 2024 set. 26 ] Available from: http://www.wseas.us/e-library/transactions/computers/2010/42-418.pdf
Trabalho de evento
The C compiler generating a source file in VHDL for a dynamic dataflow machine (2009)
Silva, Jorge Luiz e ; Costa, Kelton Augusto Pontara da; Obac Roda, Valentin
Fonte: Proceedings. Nome do evento: International Conference on Computational Intelligence - WSEAS. Unidades: ICMC, EESC
Assuntos: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e e COSTA, Kelton Augusto Pontara da e OBAC RODA, Valentin. The C compiler generating a source file in VHDL for a dynamic dataflow machine. 2009, Anais.. Tbilisi, Georgia: WSEAS, 2009. . Acesso em: 26 set. 2024.
APA
Silva, J. L. e, Costa, K. A. P. da, & Obac Roda, V. (2009). The C compiler generating a source file in VHDL for a dynamic dataflow machine. In Proceedings. Tbilisi, Georgia: WSEAS.
NLM
Silva JL e, Costa KAP da, Obac Roda V. The C compiler generating a source file in VHDL for a dynamic dataflow machine. Proceedings. 2009 ;[citado 2024 set. 26 ]
Vancouver
Silva JL e, Costa KAP da, Obac Roda V. The C compiler generating a source file in VHDL for a dynamic dataflow machine. Proceedings. 2009 ;[citado 2024 set. 26 ]
Trabalho de evento
The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine (2009)
Silva, Jorge Luiz e ; Costa, Kelton Augusto Pontara da; Obac Roda, Valentin; Lopes, Joelmir José
Fonte: Proceedings. Nome do evento: The IFIP International Conference on Research and Practical Issues of Enterprise Information Systems - Confenis. Unidades: ICMC, EESC
Assuntos: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e et al. The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine. 2009, Anais.. Gyor: IFIP, 2009. . Acesso em: 26 set. 2024.
APA
Silva, J. L. e, Costa, K. A. P. da, Obac Roda, V., & Lopes, J. J. (2009). The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine. In Proceedings. Gyor: IFIP.
NLM
Silva JL e, Costa KAP da, Obac Roda V, Lopes JJ. The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine. Proceedings. 2009 ;[citado 2024 set. 26 ]
Vancouver
Silva JL e, Costa KAP da, Obac Roda V, Lopes JJ. The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine. Proceedings. 2009 ;[citado 2024 set. 26 ]
Trabalho de evento-resumo
ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória (2009)
Zeli, Rodrigo P.; Silva, Jorge Luiz e
Fonte: Proceedings. Nome do evento: Escola Regional de Alto Desempenho - ERAD. Unidade: ICMC
Assuntos: SISTEMAS EMBUTIDOS, VHDL, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ZELI, Rodrigo P. e SILVA, Jorge Luiz e. ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória. 2009, Anais.. Porto Alegre, RS: SBC, 2009. Disponível em: http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf. Acesso em: 26 set. 2024.
APA
Zeli, R. P., & Silva, J. L. e. (2009). ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória. In Proceedings. Porto Alegre, RS: SBC. Recuperado de http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf
NLM
Zeli RP, Silva JL e. ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória [Internet]. Proceedings. 2009 ;[citado 2024 set. 26 ] Available from: http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf
Vancouver
Zeli RP, Silva JL e. ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória [Internet]. Proceedings. 2009 ;[citado 2024 set. 26 ] Available from: http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf
Dissertação (Mestrado)
ChipCflow - em hardware dinamicamente reconfigurável (2009)
Astolfi, Vitor Fiorotto; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS, MATEMÁTICA DA COMPUTAÇÃO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ASTOLFI, Vitor Fiorotto. ChipCflow - em hardware dinamicamente reconfigurável. 2009. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2009. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05032010-203142/. Acesso em: 26 set. 2024.
APA
Astolfi, V. F. (2009). ChipCflow - em hardware dinamicamente reconfigurável (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05032010-203142/
NLM
Astolfi VF. ChipCflow - em hardware dinamicamente reconfigurável [Internet]. 2009 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05032010-203142/
Vancouver
Astolfi VF. ChipCflow - em hardware dinamicamente reconfigurável [Internet]. 2009 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05032010-203142/
Trabalho de evento
C commands Implemented direct into the hardware using the ChipCflow Machine (2009)
Silva, Jorge Luiz e ; Correia, Vasco Martins
Fonte: Proceedings. Nome do evento: The Reconfigurable Computing and Applications Conference. Unidade: ICMC
Assuntos: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e e CORREIA, Vasco Martins. C commands Implemented direct into the hardware using the ChipCflow Machine. 2009, Anais.. Alcalá de Henares: Universidad de Alcalá, 2009. . Acesso em: 26 set. 2024.
APA
Silva, J. L. e, & Correia, V. M. (2009). C commands Implemented direct into the hardware using the ChipCflow Machine. In Proceedings. Alcalá de Henares: Universidad de Alcalá.
NLM
Silva JL e, Correia VM. C commands Implemented direct into the hardware using the ChipCflow Machine. Proceedings. 2009 ;[citado 2024 set. 26 ]
Vancouver
Silva JL e, Correia VM. C commands Implemented direct into the hardware using the ChipCflow Machine. Proceedings. 2009 ;[citado 2024 set. 26 ]
Artigo de periodico
The C compiler generating a source file in VHDL for a dynamic dataflow machine being executed direct into a hardware (2009)
Silva, Jorge Luiz e ; Costa, Kelton Augusto Pontara da; Obac Roda, Valentin
Fonte: WSEAS Transactions on Computers. Unidade: EESC
Assuntos: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e e COSTA, Kelton Augusto Pontara da e OBAC RODA, Valentin. The C compiler generating a source file in VHDL for a dynamic dataflow machine being executed direct into a hardware. WSEAS Transactions on Computers, v. 8, n. 12, p. 1908-1916, 2009Tradução . . Acesso em: 26 set. 2024.
APA
Silva, J. L. e, Costa, K. A. P. da, & Obac Roda, V. (2009). The C compiler generating a source file in VHDL for a dynamic dataflow machine being executed direct into a hardware. WSEAS Transactions on Computers, 8( 12), 1908-1916.
NLM
Silva JL e, Costa KAP da, Obac Roda V. The C compiler generating a source file in VHDL for a dynamic dataflow machine being executed direct into a hardware. WSEAS Transactions on Computers. 2009 ; 8( 12): 1908-1916.[citado 2024 set. 26 ]
Vancouver
Silva JL e, Costa KAP da, Obac Roda V. The C compiler generating a source file in VHDL for a dynamic dataflow machine being executed direct into a hardware. WSEAS Transactions on Computers. 2009 ; 8( 12): 1908-1916.[citado 2024 set. 26 ]
Dissertação (Mestrado)
ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados (2009)
Correia, Vasco Martins; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS, DINÂMICA DOS FLUÍDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CORREIA, Vasco Martins. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados. 2009. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2009. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06052009-203745/. Acesso em: 26 set. 2024.
APA
Correia, V. M. (2009). ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06052009-203745/
NLM
Correia VM. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados [Internet]. 2009 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06052009-203745/
Vancouver
Correia VM. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados [Internet]. 2009 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06052009-203745/
Material didatico
Computadores, sociedade e ética profissional (2008)
Silva, Jorge Luiz e (Organizador)
Unidade: ICMC
Assuntos: SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE, COMPUTADORES (SOCIEDADE), ÉTICA PROFISSIONAL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
Computadores, sociedade e ética profissional. . São Carlos: ICMC-USP. Disponível em: https://repositorio.usp.br/directbitstream/41c87b1b-966c-4a9d-8b95-91f8db809052/nd_74.pdf. Acesso em: 26 set. 2024. , 2008
APA
Computadores, sociedade e ética profissional. (2008). Computadores, sociedade e ética profissional. São Carlos: ICMC-USP. Recuperado de https://repositorio.usp.br/directbitstream/41c87b1b-966c-4a9d-8b95-91f8db809052/nd_74.pdf
NLM
Computadores, sociedade e ética profissional [Internet]. 2008 ;[citado 2024 set. 26 ] Available from: https://repositorio.usp.br/directbitstream/41c87b1b-966c-4a9d-8b95-91f8db809052/nd_74.pdf
Vancouver
Computadores, sociedade e ética profissional [Internet]. 2008 ;[citado 2024 set. 26 ] Available from: https://repositorio.usp.br/directbitstream/41c87b1b-966c-4a9d-8b95-91f8db809052/nd_74.pdf
Artigo de periodico
Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing (2007)
Sacchetin, Marcelo C.; Lopes, Joelmir José; Wolf, Denis Fernando ; Silva, Jorge Luiz e ; Marques, Eduardo
Fonte: Latin American Applied Research. Unidade: ICMC
Assunto: SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SACCHETIN, Marcelo C. et al. Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing. Latin American Applied Research, v. 37, n. 1, 2007Tradução . . Disponível em: http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf. Acesso em: 26 set. 2024.
APA
Sacchetin, M. C., Lopes, J. J., Wolf, D. F., Silva, J. L. e, & Marques, E. (2007). Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing. Latin American Applied Research, 37( 1). Recuperado de http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf
NLM
Sacchetin MC, Lopes JJ, Wolf DF, Silva JL e, Marques E. Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing [Internet]. Latin American Applied Research. 2007 ; 37( 1):[citado 2024 set. 26 ] Available from: http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf
Vancouver
Sacchetin MC, Lopes JJ, Wolf DF, Silva JL e, Marques E. Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing [Internet]. Latin American Applied Research. 2007 ; 37( 1):[citado 2024 set. 26 ] Available from: http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf
Dissertação (Mestrado)
Estudos e avaliações de compiladores para arquiteturas reconfiguráveis (2007)
Lopes, Joelmir José; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: C (LINGUAGEM DE PROGRAMAÇÃO), HARDWARE, ARQUITETURA RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LOPES, Joelmir José. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis. 2007. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2007. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/. Acesso em: 26 set. 2024.
APA
Lopes, J. J. (2007). Estudos e avaliações de compiladores para arquiteturas reconfiguráveis (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
NLM
Lopes JJ. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis [Internet]. 2007 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
Vancouver
Lopes JJ. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis [Internet]. 2007 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
Trabalho de evento
A benchmark approach for compilers in reconfigurable hardware (2006)
Lopes, Joelmir José; Silva, Jorge Luiz e
Nome do evento: International Workshop on System-on-Chip. Unidade: ICMC
Assuntos: SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LOPES, Joelmir José e SILVA, Jorge Luiz e. A benchmark approach for compilers in reconfigurable hardware. 2006, Anais.. [S.l.]: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo, 2006. . Acesso em: 26 set. 2024.
APA
Lopes, J. J., & Silva, J. L. e. (2006). A benchmark approach for compilers in reconfigurable hardware. In . Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo.
NLM
Lopes JJ, Silva JL e. A benchmark approach for compilers in reconfigurable hardware. 2006 ;[citado 2024 set. 26 ]
Vancouver
Lopes JJ, Silva JL e. A benchmark approach for compilers in reconfigurable hardware. 2006 ;[citado 2024 set. 26 ]

Unidades USP

ReP

Filtros

Tipo de material

Departamento

Autores

Autores USP

Ano de publicação

Assuntos

Título da fonte

Editora

Nome do evento

País de publicação