Menu

Filtros : "COMPUTAÇÃO RECONFIGURÁVEL" Removido: "Bonato, Vanderlei" Limpar

Filtros

Limitar por data

1 - 20 (53 registros)

  • Artigo de periodico

    Effective and unburdensome forecast of highway traffic flow with adaptive computing (2021)

    Alves, Matheus Aparecido do Carmo; Cordeiro, Robson Leonardo Ferreira

    Fonte: Knowledge-Based Systems. Unidade: ICMC

    Assuntos: PREVISÃO (ANÁLISE DE SÉRIES TEMPORAIS), COMPUTAÇÃO RECONFIGURÁVEL, TRÁFEGO RODOVIÁRIO

    PrivadoAcesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      ALVES, Matheus Aparecido do Carmo e CORDEIRO, Robson Leonardo Ferreira. Effective and unburdensome forecast of highway traffic flow with adaptive computing. Knowledge-Based Systems, v. 212, n. Ja 2021, p. 1-13, 2021Tradução . . Disponível em: https://doi.org/10.1016/j.knosys.2020.106603. Acesso em: 30 jun. 2025.

    • APA

      Alves, M. A. do C., & Cordeiro, R. L. F. (2021). Effective and unburdensome forecast of highway traffic flow with adaptive computing. Knowledge-Based Systems, 212( Ja 2021), 1-13. doi:10.1016/j.knosys.2020.106603

    • NLM

      Alves MA do C, Cordeiro RLF. Effective and unburdensome forecast of highway traffic flow with adaptive computing [Internet]. Knowledge-Based Systems. 2021 ; 212( Ja 2021): 1-13.[citado 2025 jun. 30 ] Available from: https://doi.org/10.1016/j.knosys.2020.106603

    • Vancouver

      Alves MA do C, Cordeiro RLF. Effective and unburdensome forecast of highway traffic flow with adaptive computing [Internet]. Knowledge-Based Systems. 2021 ; 212( Ja 2021): 1-13.[citado 2025 jun. 30 ] Available from: https://doi.org/10.1016/j.knosys.2020.106603

  • Artigo de periodico

    Low-latency reconfigurable entropy digital true random number generator with bias detection and correction (2020)

    Carreira, Leonardo Bosco; Danielson, Paige; Rahimi, Arya A.; Luppe, Maximiliam ; Gupta, Subhanshu

    Fonte: IEEE Transactions on Circuits and Systems - Part 1 : regular papers. Unidade: EESC

    Assuntos: CONSUMO DE ENERGIA ELÉTRICA, COMPUTAÇÃO RECONFIGURÁVEL, ENGENHARIA ELÉTRICA

    PrivadoAcesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      CARREIRA, Leonardo Bosco et al. Low-latency reconfigurable entropy digital true random number generator with bias detection and correction. IEEE Transactions on Circuits and Systems - Part 1 : regular papers, v. 67, n. 5, p. 1562-1575, 2020Tradução . . Disponível em: https://doi.org/10.1109/TCSI.2019.2960694. Acesso em: 30 jun. 2025.

    • APA

      Carreira, L. B., Danielson, P., Rahimi, A. A., Luppe, M., & Gupta, S. (2020). Low-latency reconfigurable entropy digital true random number generator with bias detection and correction. IEEE Transactions on Circuits and Systems - Part 1 : regular papers, 67( 5), 1562-1575. doi:10.1109/TCSI.2019.2960694

    • NLM

      Carreira LB, Danielson P, Rahimi AA, Luppe M, Gupta S. Low-latency reconfigurable entropy digital true random number generator with bias detection and correction [Internet]. IEEE Transactions on Circuits and Systems - Part 1 : regular papers. 2020 ; 67( 5): 1562-1575.[citado 2025 jun. 30 ] Available from: https://doi.org/10.1109/TCSI.2019.2960694

    • Vancouver

      Carreira LB, Danielson P, Rahimi AA, Luppe M, Gupta S. Low-latency reconfigurable entropy digital true random number generator with bias detection and correction [Internet]. IEEE Transactions on Circuits and Systems - Part 1 : regular papers. 2020 ; 67( 5): 1562-1575.[citado 2025 jun. 30 ] Available from: https://doi.org/10.1109/TCSI.2019.2960694

  • Trabalho de evento

    A flexible instruction set architecture filter for custom soft-core processors (2018)

    Silva, Erinaldo Pereira; Souza Junior, Carlos Alberto Oliveira de; Melo, Thadeu Antonio Ferreira de; Marques, Eduardo

    Fonte: Anais. Nome do evento: Workshop em Computação Heterogênea - WCH. Unidade: ICMC

    Assuntos: HARDWARE, ANÁLISE DE DESEMPENHO, COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SILVA, Erinaldo Pereira et al. A flexible instruction set architecture filter for custom soft-core processors. 2018, Anais.. Porto Alegre: SBC, 2018. Disponível em: http://www2.sbc.org.br/wscad/current/anais/main-wscad-wch.pdf. Acesso em: 30 jun. 2025.

    • APA

      Silva, E. P., Souza Junior, C. A. O. de, Melo, T. A. F. de, & Marques, E. (2018). A flexible instruction set architecture filter for custom soft-core processors. In Anais. Porto Alegre: SBC. Recuperado de http://www2.sbc.org.br/wscad/current/anais/main-wscad-wch.pdf

    • NLM

      Silva EP, Souza Junior CAO de, Melo TAF de, Marques E. A flexible instruction set architecture filter for custom soft-core processors [Internet]. Anais. 2018 ;[citado 2025 jun. 30 ] Available from: http://www2.sbc.org.br/wscad/current/anais/main-wscad-wch.pdf

    • Vancouver

      Silva EP, Souza Junior CAO de, Melo TAF de, Marques E. A flexible instruction set architecture filter for custom soft-core processors [Internet]. Anais. 2018 ;[citado 2025 jun. 30 ] Available from: http://www2.sbc.org.br/wscad/current/anais/main-wscad-wch.pdf

  • Tese (Doutorado)

    Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão (2017)

    Holanda, Jose Arnaldo Mascagni de; Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS FPGA, VISÃO COMPUTACIONAL, HARDWARE, SOFTWARES, CIRCULAÇÃO DE PEDESTRES

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      HOLANDA, Jose Arnaldo Mascagni de. Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão. 2017. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/. Acesso em: 30 jun. 2025.

    • APA

      Holanda, J. A. M. de. (2017). Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/

    • NLM

      Holanda JAM de. Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão [Internet]. 2017 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/

    • Vancouver

      Holanda JAM de. Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão [Internet]. 2017 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/

  • Tese (Doutorado)

    Um framework para coprojeto de hardware e software de sistemas avançados de assistência ao motorista baseados em câmeras (2017)

    Martinez, Leandro Andrade; Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: SISTEMAS EMBUTIDOS, VISÃO COMPUTACIONAL, COMPUTAÇÃO RECONFIGURÁVEL, PROJETO DE SOFTWARE, HARDWARE

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      MARTINEZ, Leandro Andrade. Um framework para coprojeto de hardware e software de sistemas avançados de assistência ao motorista baseados em câmeras. 2017. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06122017-104613/. Acesso em: 30 jun. 2025.

    • APA

      Martinez, L. A. (2017). Um framework para coprojeto de hardware e software de sistemas avançados de assistência ao motorista baseados em câmeras (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06122017-104613/

    • NLM

      Martinez LA. Um framework para coprojeto de hardware e software de sistemas avançados de assistência ao motorista baseados em câmeras [Internet]. 2017 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06122017-104613/

    • Vancouver

      Martinez LA. Um framework para coprojeto de hardware e software de sistemas avançados de assistência ao motorista baseados em câmeras [Internet]. 2017 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06122017-104613/

  • Dissertação (Mestrado)

    A hardware/software codesign for the chemical reactivity of BRAMS (2017)

    Souza Junior, Carlos Alberto Oliveira de; Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: HARDWARE, CIRCUITOS FPGA, PREVISÃO DO TEMPO, SOFTWARES, COMPUTAÇÃO RECONFIGURÁVEL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SOUZA JUNIOR, Carlos Alberto Oliveira de. A hardware/software codesign for the chemical reactivity of BRAMS. 2017. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21092017-170006/. Acesso em: 30 jun. 2025.

    • APA

      Souza Junior, C. A. O. de. (2017). A hardware/software codesign for the chemical reactivity of BRAMS (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21092017-170006/

    • NLM

      Souza Junior CAO de. A hardware/software codesign for the chemical reactivity of BRAMS [Internet]. 2017 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21092017-170006/

    • Vancouver

      Souza Junior CAO de. A hardware/software codesign for the chemical reactivity of BRAMS [Internet]. 2017 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21092017-170006/

  • Tese (Doutorado)

    Seletor adaptativo de tecnologia de comunicação para nós multitecnológicos em aplicações agrícolas (2016)

    Barros, Marcelo Freire de; Cugnasca, Carlos Eduardo (Orientador)

    Unidade: EP

    Assuntos: WIRELESS, AGRICULTURA DE PRECISÃO, COMUNICAÇÕES DIGITAIS, COMPUTAÇÃO RECONFIGURÁVEL, INTERNET DAS COISAS

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      BARROS, Marcelo Freire de. Seletor adaptativo de tecnologia de comunicação para nós multitecnológicos em aplicações agrícolas. 2016. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-14122016-084744/. Acesso em: 30 jun. 2025.

    • APA

      Barros, M. F. de. (2016). Seletor adaptativo de tecnologia de comunicação para nós multitecnológicos em aplicações agrícolas (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3141/tde-14122016-084744/

    • NLM

      Barros MF de. Seletor adaptativo de tecnologia de comunicação para nós multitecnológicos em aplicações agrícolas [Internet]. 2016 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-14122016-084744/

    • Vancouver

      Barros MF de. Seletor adaptativo de tecnologia de comunicação para nós multitecnológicos em aplicações agrícolas [Internet]. 2016 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-14122016-084744/

  • Tese (Doutorado)

    Sistema de hardware reconfigurável para navegação visual de veículos autônomos (2016)

    Dias, Maurício Acconcia; Osório, Fernando Santos (Orientador)

    Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, REDES NEURAIS, HARDWARE, VISÃO COMPUTACIONAL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      DIAS, Maurício Acconcia. Sistema de hardware reconfigurável para navegação visual de veículos autônomos. 2016. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012017-164142/. Acesso em: 30 jun. 2025.

    • APA

      Dias, M. A. (2016). Sistema de hardware reconfigurável para navegação visual de veículos autônomos (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012017-164142/

    • NLM

      Dias MA. Sistema de hardware reconfigurável para navegação visual de veículos autônomos [Internet]. 2016 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012017-164142/

    • Vancouver

      Dias MA. Sistema de hardware reconfigurável para navegação visual de veículos autônomos [Internet]. 2016 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012017-164142/

  • Dissertação (Mestrado)

    P2l - Uma ferramenta de profiling a nível de instrução para o processador softcore LEON3 (2016)

    Almeida Júnior, Carlos Roberto Pereira; Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS FPGA, SISTEMAS EMBUTIDOS

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      ALMEIDA JÚNIOR, Carlos Roberto Pereira. P2l - Uma ferramenta de profiling a nível de instrução para o processador softcore LEON3. 2016. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-18112016-091526/. Acesso em: 30 jun. 2025.

    • APA

      Almeida Júnior, C. R. P. (2016). P2l - Uma ferramenta de profiling a nível de instrução para o processador softcore LEON3 (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-18112016-091526/

    • NLM

      Almeida Júnior CRP. P2l - Uma ferramenta de profiling a nível de instrução para o processador softcore LEON3 [Internet]. 2016 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-18112016-091526/

    • Vancouver

      Almeida Júnior CRP. P2l - Uma ferramenta de profiling a nível de instrução para o processador softcore LEON3 [Internet]. 2016 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-18112016-091526/

  • Tese (Doutorado)

    ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware (2015)

    Silva, Antonio Carlos Fernandes da; Silva, Jorge Luiz e (Orientador)

    Unidade: ICMC

    Assuntos: VHDL, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SILVA, Antonio Carlos Fernandes da. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware. 2015. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/. Acesso em: 30 jun. 2025.

    • APA

      Silva, A. C. F. da. (2015). ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/

    • NLM

      Silva ACF da. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware [Internet]. 2015 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/

    • Vancouver

      Silva ACF da. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware [Internet]. 2015 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/

  • Tese (Doutorado)

    LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs (2015)

    Oliveira, Cristiano Bacelar de; Cardoso, João Manuel Paiva (Orientador); Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS FPGA, HARDWARE, GERADORES DE COMPILADORES

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      OLIVEIRA, Cristiano Bacelar de. LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs. 2015. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/. Acesso em: 30 jun. 2025.

    • APA

      Oliveira, C. B. de. (2015). LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/

    • NLM

      Oliveira CB de. LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs [Internet]. 2015 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/

    • Vancouver

      Oliveira CB de. LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs [Internet]. 2015 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/

  • Dissertação (Mestrado)

    Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera (2014)

    Pereira, Erinaldo da Silva; Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS, HARDWARE

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      PEREIRA, Erinaldo da Silva. Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera. 2014. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092014-094648/. Acesso em: 30 jun. 2025.

    • APA

      Pereira, E. da S. (2014). Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092014-094648/

    • NLM

      Pereira E da S. Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera [Internet]. 2014 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092014-094648/

    • Vancouver

      Pereira E da S. Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera [Internet]. 2014 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092014-094648/

  • Tese (Doutorado)

    Filtragem de Kalman não linear com redes neurais embarcada em uma arquitetura reconfigurável para uso na tomografia de Raios-X para amostras da física de solos (2013)

    Laia, Marcos Antonio de Matos; Cruvinel, Paulo Estevão (Orientador)

    Unidade: IFSC

    Assuntos: FÍSICA COMPUTACIONAL, COMPUTAÇÃO RECONFIGURÁVEL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      LAIA, Marcos Antonio de Matos. Filtragem de Kalman não linear com redes neurais embarcada em uma arquitetura reconfigurável para uso na tomografia de Raios-X para amostras da física de solos. 2013. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2013. Disponível em: http://www.teses.usp.br/teses/disponiveis/76/76132/tde-26082013-164656/. Acesso em: 30 jun. 2025.

    • APA

      Laia, M. A. de M. (2013). Filtragem de Kalman não linear com redes neurais embarcada em uma arquitetura reconfigurável para uso na tomografia de Raios-X para amostras da física de solos (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/76/76132/tde-26082013-164656/

    • NLM

      Laia MA de M. Filtragem de Kalman não linear com redes neurais embarcada em uma arquitetura reconfigurável para uso na tomografia de Raios-X para amostras da física de solos [Internet]. 2013 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/76/76132/tde-26082013-164656/

    • Vancouver

      Laia MA de M. Filtragem de Kalman não linear com redes neurais embarcada em uma arquitetura reconfigurável para uso na tomografia de Raios-X para amostras da física de solos [Internet]. 2013 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/76/76132/tde-26082013-164656/

  • Tese (Doutorado)

    Co-projeto de hardware e software de um escalonador de processos para arquiteturas multicore heterogêneas baseadas em computação reconfigurável (2013)

    Bueno, Maikon Adiles Fernandez; Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, HEURÍSTICA, HARDWARE (ENSINO)

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      BUENO, Maikon Adiles Fernandez. Co-projeto de hardware e software de um escalonador de processos para arquiteturas multicore heterogêneas baseadas em computação reconfigurável. 2013. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2013. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-29012014-105417/. Acesso em: 30 jun. 2025.

    • APA

      Bueno, M. A. F. (2013). Co-projeto de hardware e software de um escalonador de processos para arquiteturas multicore heterogêneas baseadas em computação reconfigurável (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-29012014-105417/

    • NLM

      Bueno MAF. Co-projeto de hardware e software de um escalonador de processos para arquiteturas multicore heterogêneas baseadas em computação reconfigurável [Internet]. 2013 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-29012014-105417/

    • Vancouver

      Bueno MAF. Co-projeto de hardware e software de um escalonador de processos para arquiteturas multicore heterogêneas baseadas em computação reconfigurável [Internet]. 2013 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-29012014-105417/

  • Dissertação (Mestrado)

    Co-projeto hardware/software para cálculo de fluxo ótico (2013)

    Lobo, Tiago Mendonça; Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: CIRCUITOS FPGA, COMPUTAÇÃO RECONFIGURÁVEL, PROGRAMAÇÃO CONCORRENTE, HARDWARE (ENSINO)

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      LOBO, Tiago Mendonça. Co-projeto hardware/software para cálculo de fluxo ótico. 2013. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2013. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-28082013-094816/. Acesso em: 30 jun. 2025.

    • APA

      Lobo, T. M. Ã. §a. (2013). Co-projeto hardware/software para cálculo de fluxo ótico (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-28082013-094816/

    • NLM

      Lobo TMça. Co-projeto hardware/software para cálculo de fluxo ótico [Internet]. 2013 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-28082013-094816/

    • Vancouver

      Lobo TMça. Co-projeto hardware/software para cálculo de fluxo ótico [Internet]. 2013 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-28082013-094816/

  • Dissertação (Mestrado)

    Algorithmic graph unification and simulations for haplotype networks (2012)

    Guiraldelli, Ricardo Henrique Gracini; Rocha, Ricardo Luis de Azevedo da (Orientador)

    Unidade: EP

    Assuntos: TEORIA DOS GRAFOS, BIOINFORMÁTICA, FILOGENIA, GENÉTICA DE POPULAÇÕES, COMPUTAÇÃO RECONFIGURÁVEL, SIMULAÇÃO DE SISTEMAS

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      GUIRALDELLI, Ricardo Henrique Gracini. Algorithmic graph unification and simulations for haplotype networks. 2012. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2012. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11062013-102421/. Acesso em: 30 jun. 2025.

    • APA

      Guiraldelli, R. H. G. (2012). Algorithmic graph unification and simulations for haplotype networks (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11062013-102421/

    • NLM

      Guiraldelli RHG. Algorithmic graph unification and simulations for haplotype networks [Internet]. 2012 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11062013-102421/

    • Vancouver

      Guiraldelli RHG. Algorithmic graph unification and simulations for haplotype networks [Internet]. 2012 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11062013-102421/

  • Dissertação (Mestrado)

    Técnicas de profiling para o co-projeto de hardware e software baseado em computação reconfigurável aplicadas ao processador softcore Nios II da Altera (2012)

    Kiehn, Luiz Henrique; Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS, HARDWARE (ENSINO), CIÊNCIA DA COMPUTAÇÃO (SISTEMAS COMPUTACIONAIS)

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      KIEHN, Luiz Henrique. Técnicas de profiling para o co-projeto de hardware e software baseado em computação reconfigurável aplicadas ao processador softcore Nios II da Altera. 2012. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2012. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-24012013-104256/. Acesso em: 30 jun. 2025.

    • APA

      Kiehn, L. H. (2012). Técnicas de profiling para o co-projeto de hardware e software baseado em computação reconfigurável aplicadas ao processador softcore Nios II da Altera (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-24012013-104256/

    • NLM

      Kiehn LH. Técnicas de profiling para o co-projeto de hardware e software baseado em computação reconfigurável aplicadas ao processador softcore Nios II da Altera [Internet]. 2012 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-24012013-104256/

    • Vancouver

      Kiehn LH. Técnicas de profiling para o co-projeto de hardware e software baseado em computação reconfigurável aplicadas ao processador softcore Nios II da Altera [Internet]. 2012 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-24012013-104256/

  • Tese (Doutorado)

    ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável (2012)

    Lopes, Joelmir José; Silva, Jorge Luiz e (Orientador)

    Unidade: ICMC

    Assuntos: PROGRAMAÇÃO PARALELA, COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      LOPES, Joelmir José. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável. 2012. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2012. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/. Acesso em: 30 jun. 2025.

    • APA

      Lopes, J. J. (2012). ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/

    • NLM

      Lopes JJ. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável [Internet]. 2012 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/

    • Vancouver

      Lopes JJ. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável [Internet]. 2012 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/

  • Tese (Doutorado)

    Modelagem em geometria digital aprimorada por técnicas adaptativas de segmentos de retas (2011)

    Barros Neto, Leoncio Claro de; Massola, Antônio Marcos de Aguirra (Orientador)

    Unidade: EP

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, GEOMETRIA E MODELAGEM COMPUTACIONAL, RECONHECIMENTO DE PADRÕES, TEORIA DOS AUTÔMATOS, ERRO (FALHAS COMPUTACIONAIS) (RECUPERAÇÃO)

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      BARROS NETO, Leoncio Claro de. Modelagem em geometria digital aprimorada por técnicas adaptativas de segmentos de retas. 2011. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11082011-135522/. Acesso em: 30 jun. 2025.

    • APA

      Barros Neto, L. C. de. (2011). Modelagem em geometria digital aprimorada por técnicas adaptativas de segmentos de retas (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11082011-135522/

    • NLM

      Barros Neto LC de. Modelagem em geometria digital aprimorada por técnicas adaptativas de segmentos de retas [Internet]. 2011 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11082011-135522/

    • Vancouver

      Barros Neto LC de. Modelagem em geometria digital aprimorada por técnicas adaptativas de segmentos de retas [Internet]. 2011 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11082011-135522/

  • Dissertação (Mestrado)

    Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica (2011)

    Silva, Bruno de Abreu; Silva, Jorge Luiz e (Orientador)

    Unidade: ICMC

    Assuntos: ARQUITETURAS PARALELAS, COMPUTAÇÃO RECONFIGURÁVEL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SILVA, Bruno de Abreu. Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica. 2011. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/. Acesso em: 30 jun. 2025.

    • APA

      Silva, B. de A. (2011). Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/

    • NLM

      Silva B de A. Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica [Internet]. 2011 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/

    • Vancouver

      Silva B de A. Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica [Internet]. 2011 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/

1 - 20 (53 registros)

Biblioteca Digital de Produção Intelectual da Universidade de São Paulo     2012 - 2025