ReP USP - Resultado da busca

Trabalho de evento
Analytical model for cylindrical junctionless nanowire FETs (2024)
Souza, Adelcio Marques de; Celino, Daniel Ricardo; Ragi, Regiane; Romero, Murilo Araujo
Nome do evento: IEEE Latin American Symposium on Circuits and Systems - LASCAS. Unidade: EESC
Assuntos: TRANSISTORES, CIRCUITOS INTEGRADOS, NANOTECNOLOGIA, ENGENHARIA MECÂNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA, Adelcio Marques de et al. Analytical model for cylindrical junctionless nanowire FETs. 2024, Anais.. Piscataway, NJ, USA: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2024. Disponível em: http://dx.doi.org/10.1109/LASCAS60203.2024.10506187. Acesso em: 05 set. 2024.
APA
Souza, A. M. de, Celino, D. R., Ragi, R., & Romero, M. A. (2024). Analytical model for cylindrical junctionless nanowire FETs. In . Piscataway, NJ, USA: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1109/LASCAS60203.2024.10506187
NLM
Souza AM de, Celino DR, Ragi R, Romero MA. Analytical model for cylindrical junctionless nanowire FETs [Internet]. 2024 ;[citado 2024 set. 05 ] Available from: http://dx.doi.org/10.1109/LASCAS60203.2024.10506187
Vancouver
Souza AM de, Celino DR, Ragi R, Romero MA. Analytical model for cylindrical junctionless nanowire FETs [Internet]. 2024 ;[citado 2024 set. 05 ] Available from: http://dx.doi.org/10.1109/LASCAS60203.2024.10506187
Artigo de periodico
A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS) (2024)
Nordi, Tiago Matheus; Gounella, Rodrigo Henrique ; Amorim, Márcio Luís Munhoz; Luppe, Maximiliam ; Soares Junior, João Navarro ; Afonso, João L.; Monteiro, Vitor; Afonso, Jose A.; Fonoff, Erich Talamoni ; Colombari, Eduardo ; Carmo, João Paulo Pereira do
Fonte: Journal of Low Power Electronics and Applications. Unidades: EESC, FM
Assuntos: CIRCUITOS INTEGRADOS, MARCA-PASSO ARTIFICIAL, ESTIMULAÇÃO CEREBRAL, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
NORDI, Tiago Matheus et al. A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS). Journal of Low Power Electronics and Applications, v. 14, n. 2, p. 1-16, 2024Tradução . . Disponível em: https://dx.doi.org/10.3390/jlpea14020028. Acesso em: 05 set. 2024.
APA
Nordi, T. M., Gounella, R. H., Amorim, M. L. M., Luppe, M., Soares Junior, J. N., Afonso, J. L., et al. (2024). A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS). Journal of Low Power Electronics and Applications, 14( 2), 1-16. doi:10.3390/jlpea14020028
NLM
Nordi TM, Gounella RH, Amorim MLM, Luppe M, Soares Junior JN, Afonso JL, Monteiro V, Afonso JA, Fonoff ET, Colombari E, Carmo JPP do. A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS) [Internet]. Journal of Low Power Electronics and Applications. 2024 ; 14( 2): 1-16.[citado 2024 set. 05 ] Available from: https://dx.doi.org/10.3390/jlpea14020028
Vancouver
Nordi TM, Gounella RH, Amorim MLM, Luppe M, Soares Junior JN, Afonso JL, Monteiro V, Afonso JA, Fonoff ET, Colombari E, Carmo JPP do. A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS) [Internet]. Journal of Low Power Electronics and Applications. 2024 ; 14( 2): 1-16.[citado 2024 set. 05 ] Available from: https://dx.doi.org/10.3390/jlpea14020028
Artigo de periodico
A review of optical sensors in CMOS (2024)
Gounella, Rodrigo Henrique; Ferreira, Gabriel M; Amorim, Márcio Luís Munhoz; Soares Junior, João Navarro ; Carmo, João Paulo Pereira do
Fonte: Electronics. Unidade: EESC
Assuntos: SENSORES ÓPTICOS, CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GOUNELLA, Rodrigo Henrique et al. A review of optical sensors in CMOS. Electronics, v. 13, n. 4, p. 1-35, 2024Tradução . . Disponível em: https://dx.doi.org/10.3390/electronics13040691. Acesso em: 05 set. 2024.
APA
Gounella, R. H., Ferreira, G. M., Amorim, M. L. M., Soares Junior, J. N., & Carmo, J. P. P. do. (2024). A review of optical sensors in CMOS. Electronics, 13( 4), 1-35. doi:10.3390/electronics13040691
NLM
Gounella RH, Ferreira GM, Amorim MLM, Soares Junior JN, Carmo JPP do. A review of optical sensors in CMOS [Internet]. Electronics. 2024 ; 13( 4): 1-35.[citado 2024 set. 05 ] Available from: https://dx.doi.org/10.3390/electronics13040691
Vancouver
Gounella RH, Ferreira GM, Amorim MLM, Soares Junior JN, Carmo JPP do. A review of optical sensors in CMOS [Internet]. Electronics. 2024 ; 13( 4): 1-35.[citado 2024 set. 05 ] Available from: https://dx.doi.org/10.3390/electronics13040691
Trabalho de evento-resumo
Implementação do algoritmo SHA-256 em circuito integrado de aplicação específica (2023)
Franck, Lucas Daudt; Luppe, Maximiliam
Fonte: Livro de Resumos Expandidos. Nome do evento: Simpósio Internacional de Iniciação Científica e Tecnológica da Universidade de São Paulo - SIICUSP. Unidade: EESC
Assuntos: CIRCUITOS INTEGRADOS, ALGORITMOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
FRANCK, Lucas Daudt e LUPPE, Maximiliam. Implementação do algoritmo SHA-256 em circuito integrado de aplicação específica. 2023, Anais.. São Carlos, SP: EESC/USP, 2023. Disponível em: https://www.eesc.usp.br/biblioteca-admin/wp-content/uploads/2024/02/cicte2023anaisp.pdf. Acesso em: 05 set. 2024.
APA
Franck, L. D., & Luppe, M. (2023). Implementação do algoritmo SHA-256 em circuito integrado de aplicação específica. In Livro de Resumos Expandidos. São Carlos, SP: EESC/USP. Recuperado de https://www.eesc.usp.br/biblioteca-admin/wp-content/uploads/2024/02/cicte2023anaisp.pdf
NLM
Franck LD, Luppe M. Implementação do algoritmo SHA-256 em circuito integrado de aplicação específica [Internet]. Livro de Resumos Expandidos. 2023 ;[citado 2024 set. 05 ] Available from: https://www.eesc.usp.br/biblioteca-admin/wp-content/uploads/2024/02/cicte2023anaisp.pdf
Vancouver
Franck LD, Luppe M. Implementação do algoritmo SHA-256 em circuito integrado de aplicação específica [Internet]. Livro de Resumos Expandidos. 2023 ;[citado 2024 set. 05 ] Available from: https://www.eesc.usp.br/biblioteca-admin/wp-content/uploads/2024/02/cicte2023anaisp.pdf
Artigo de periodico
Millimeter-wave wireless integrated systems–what to expect for future solutions (2022)
Serrano, Ariana Maria da Conceição Lacorte Caniato ; Alves, Gustavo Marcati Alexandrino; Abe, Igor Yamamoto ; Marcelo, Gustavo Adolfo Palomino
Fonte: Journal of Integrated Circuits and Systems. Unidade: EP
Assuntos: CIRCUITOS INTEGRADOS, ONDAS ELETROMAGNÉTICAS, PROCESSAMENTO DE DADOS, TERCEIRA DIMENSÃO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SERRANO, Ariana Maria da Conceição Lacorte Caniato et al. Millimeter-wave wireless integrated systems–what to expect for future solutions. Journal of Integrated Circuits and Systems, v. 17, n. 2, p. 1-6, 2022Tradução . . Disponível em: https://doi.org/10.29292/jics.v17i2.627. Acesso em: 05 set. 2024.
APA
Serrano, A. M. da C. L. C., Alves, G. M. A., Abe, I. Y., & Marcelo, G. A. P. (2022). Millimeter-wave wireless integrated systems–what to expect for future solutions. Journal of Integrated Circuits and Systems, 17( 2), 1-6. doi:10.29292/jics.v17i2.627
NLM
Serrano AM da CLC, Alves GMA, Abe IY, Marcelo GAP. Millimeter-wave wireless integrated systems–what to expect for future solutions [Internet]. Journal of Integrated Circuits and Systems. 2022 ; 17( 2): 1-6.[citado 2024 set. 05 ] Available from: https://doi.org/10.29292/jics.v17i2.627
Vancouver
Serrano AM da CLC, Alves GMA, Abe IY, Marcelo GAP. Millimeter-wave wireless integrated systems–what to expect for future solutions [Internet]. Journal of Integrated Circuits and Systems. 2022 ; 17( 2): 1-6.[citado 2024 set. 05 ] Available from: https://doi.org/10.29292/jics.v17i2.627
Tese (Doutorado)
Design of phase shifters in nanowire membrane technology and VCOs in CMOS technology at millimeter-waves for future full frontend integration (2022)
Gomes, Leonardo Amorese Gallo; Serrano, Ariana Maria da Conceição Lacorte Caniato (Orientador); Ferrari, Philippe (coorient); Rehder, Gustavo Pamplona (coorient)
Unidade: EP
Assuntos: MICROELETRÔNICA, OSCILADORES, CIRCUITOS INTEGRADOS, TELECOMUNICAÇÕES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GOMES, Leonardo Amorese Gallo. Design of phase shifters in nanowire membrane technology and VCOs in CMOS technology at millimeter-waves for future full frontend integration. 2022. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2022. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-24052023-112905/. Acesso em: 05 set. 2024.
APA
Gomes, L. A. G. (2022). Design of phase shifters in nanowire membrane technology and VCOs in CMOS technology at millimeter-waves for future full frontend integration (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-24052023-112905/
NLM
Gomes LAG. Design of phase shifters in nanowire membrane technology and VCOs in CMOS technology at millimeter-waves for future full frontend integration [Internet]. 2022 ;[citado 2024 set. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-24052023-112905/
Vancouver
Gomes LAG. Design of phase shifters in nanowire membrane technology and VCOs in CMOS technology at millimeter-waves for future full frontend integration [Internet]. 2022 ;[citado 2024 set. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-24052023-112905/
Dissertação (Mestrado)
Projeto de um conversor analógico-digital para um receptor UWB aplicado na detecção de câncer de mama em tecnologia CMOS (2021)
Reyes Gonzalez, David Alejandro; Van Noije, Wilhelmus Adrianus Maria (Orientador)
Unidade: EP
Assuntos: CONVERSORES ELÉTRICOS, CIRCUITOS INTEGRADOS, NEOPLASIAS, MAMA, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
REYES GONZALEZ, David Alejandro. Projeto de um conversor analógico-digital para um receptor UWB aplicado na detecção de câncer de mama em tecnologia CMOS. 2021. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2021. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-16032023-082709/. Acesso em: 05 set. 2024.
APA
Reyes Gonzalez, D. A. (2021). Projeto de um conversor analógico-digital para um receptor UWB aplicado na detecção de câncer de mama em tecnologia CMOS (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-16032023-082709/
NLM
Reyes Gonzalez DA. Projeto de um conversor analógico-digital para um receptor UWB aplicado na detecção de câncer de mama em tecnologia CMOS [Internet]. 2021 ;[citado 2024 set. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-16032023-082709/
Vancouver
Reyes Gonzalez DA. Projeto de um conversor analógico-digital para um receptor UWB aplicado na detecção de câncer de mama em tecnologia CMOS [Internet]. 2021 ;[citado 2024 set. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-16032023-082709/
Artigo de periodico
A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS (2021)
Campos, Arthur Lombardi; Soares Junior, João Navarro ; Luppe, Maximiliam ; Lima, Eduardo Rodrigues de
Fonte: Analog Integrated Circuits and Signal Processing. Unidade: EESC
Assuntos: CONSUMO DE ENERGIA ELÉTRICA, CIRCUITOS INTEGRADOS, CONVERSORES ELÉTRICOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CAMPOS, Arthur Lombardi et al. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS. Analog Integrated Circuits and Signal Processing, v. 106, p. 321-337, 2021Tradução . . Disponível em: https://doi.org/10.1007/s10470-020-01742-6. Acesso em: 05 set. 2024.
APA
Campos, A. L., Soares Junior, J. N., Luppe, M., & Lima, E. R. de. (2021). A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS. Analog Integrated Circuits and Signal Processing, 106, 321-337. doi:10.1007/s10470-020-01742-6
NLM
Campos AL, Soares Junior JN, Luppe M, Lima ER de. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS [Internet]. Analog Integrated Circuits and Signal Processing. 2021 ; 106 321-337.[citado 2024 set. 05 ] Available from: https://doi.org/10.1007/s10470-020-01742-6
Vancouver
Campos AL, Soares Junior JN, Luppe M, Lima ER de. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS [Internet]. Analog Integrated Circuits and Signal Processing. 2021 ; 106 321-337.[citado 2024 set. 05 ] Available from: https://doi.org/10.1007/s10470-020-01742-6
Trabalho de evento-resumo
High aspect ratio silicon microchannel definition via ICP plasma etching using SF6/Ar as gas mixture (2021)
Alvarez, H. S.; Cioldim, F. H.; Silva, A. R.; Diniz, J. A.
Fonte: Abstracts. Nome do evento: Workshop on Semiconductors and Micro and Nano Technology - SEMINATEC. Unidade: EESC
Assuntos: TRANSFERÊNCIA DE CALOR, CIRCUITOS INTEGRADOS, MICROELETRÔNICA, ENGENHARIA MECÂNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ALVAREZ, H. S. et al. High aspect ratio silicon microchannel definition via ICP plasma etching using SF6/Ar as gas mixture. 2021, Anais.. São Paulo, SP: SBMicro, 2021. Disponível em: https://repositorio.usp.br/directbitstream/af37cdf0-62e5-4e55-90a1-799f83a30bb5/PROD_26257_SYSNO_3153042.pdf. Acesso em: 05 set. 2024.
APA
Alvarez, H. S., Cioldim, F. H., Silva, A. R., & Diniz, J. A. (2021). High aspect ratio silicon microchannel definition via ICP plasma etching using SF6/Ar as gas mixture. In Abstracts. São Paulo, SP: SBMicro. Recuperado de https://repositorio.usp.br/directbitstream/af37cdf0-62e5-4e55-90a1-799f83a30bb5/PROD_26257_SYSNO_3153042.pdf
NLM
Alvarez HS, Cioldim FH, Silva AR, Diniz JA. High aspect ratio silicon microchannel definition via ICP plasma etching using SF6/Ar as gas mixture [Internet]. Abstracts. 2021 ;[citado 2024 set. 05 ] Available from: https://repositorio.usp.br/directbitstream/af37cdf0-62e5-4e55-90a1-799f83a30bb5/PROD_26257_SYSNO_3153042.pdf
Vancouver
Alvarez HS, Cioldim FH, Silva AR, Diniz JA. High aspect ratio silicon microchannel definition via ICP plasma etching using SF6/Ar as gas mixture [Internet]. Abstracts. 2021 ;[citado 2024 set. 05 ] Available from: https://repositorio.usp.br/directbitstream/af37cdf0-62e5-4e55-90a1-799f83a30bb5/PROD_26257_SYSNO_3153042.pdf
Dissertação (Mestrado)
Design of a low-power 10-bit 12-MS/s asynchronous SAR ADC (2020)
Campos, Arthur Lombardi; Luppe, Maximiliam (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS INTEGRADOS, CONVERSORES A/D E D/A, INTERNET DAS COISAS, CONSUMO DE ENERGIA ELÉTRICA, RECEPTORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CAMPOS, Arthur Lombardi. Design of a low-power 10-bit 12-MS/s asynchronous SAR ADC. 2020. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2020. Disponível em: https://www.teses.usp.br/teses/disponiveis/18/18152/tde-16122021-162821/. Acesso em: 05 set. 2024.
APA
Campos, A. L. (2020). Design of a low-power 10-bit 12-MS/s asynchronous SAR ADC (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de https://www.teses.usp.br/teses/disponiveis/18/18152/tde-16122021-162821/
NLM
Campos AL. Design of a low-power 10-bit 12-MS/s asynchronous SAR ADC [Internet]. 2020 ;[citado 2024 set. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/18/18152/tde-16122021-162821/
Vancouver
Campos AL. Design of a low-power 10-bit 12-MS/s asynchronous SAR ADC [Internet]. 2020 ;[citado 2024 set. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/18/18152/tde-16122021-162821/
Dissertação (Mestrado)
Projeto de aplicação de amplificadores operacionais de transcondutância baseados no comportamento experimental de line-TFETs. (2020)
Gonçalez Filho, Walter; Agopian, Paula Ghedini Der (Orientador) ; Martino, João Antonio (coorient)
Unidade: EP
Assuntos: CIRCUITOS INTEGRADOS, AMPLIFICADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GONÇALEZ FILHO, Walter. Projeto de aplicação de amplificadores operacionais de transcondutância baseados no comportamento experimental de line-TFETs. 2020. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2020. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-21092020-144559/. Acesso em: 05 set. 2024.
APA
Gonçalez Filho, W. (2020). Projeto de aplicação de amplificadores operacionais de transcondutância baseados no comportamento experimental de line-TFETs. (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-21092020-144559/
NLM
Gonçalez Filho W. Projeto de aplicação de amplificadores operacionais de transcondutância baseados no comportamento experimental de line-TFETs. [Internet]. 2020 ;[citado 2024 set. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-21092020-144559/
Vancouver
Gonçalez Filho W. Projeto de aplicação de amplificadores operacionais de transcondutância baseados no comportamento experimental de line-TFETs. [Internet]. 2020 ;[citado 2024 set. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-21092020-144559/
Artigo de periodico
Fractional integrator circuit unit using Charef approximation method (2020)
Zourmba, K.; Fischer, Clovis; Gambo, B.; Effa, J. Y.; Mohamadou, A.
Fonte: International Journal of Dynamics and Control. Unidade: FZEA
Assuntos: CIRCUITOS ANALÓGICOS, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ZOURMBA, K. et al. Fractional integrator circuit unit using Charef approximation method. International Journal of Dynamics and Control, p. 1-9, 2020Tradução . . Disponível em: https://doi.org/10.1007/s40435-020-00621-2. Acesso em: 05 set. 2024.
APA
Zourmba, K., Fischer, C., Gambo, B., Effa, J. Y., & Mohamadou, A. (2020). Fractional integrator circuit unit using Charef approximation method. International Journal of Dynamics and Control, 1-9. doi:10.1007/s40435-020-00621-2
NLM
Zourmba K, Fischer C, Gambo B, Effa JY, Mohamadou A. Fractional integrator circuit unit using Charef approximation method [Internet]. International Journal of Dynamics and Control. 2020 ; 1-9.[citado 2024 set. 05 ] Available from: https://doi.org/10.1007/s40435-020-00621-2
Vancouver
Zourmba K, Fischer C, Gambo B, Effa JY, Mohamadou A. Fractional integrator circuit unit using Charef approximation method [Internet]. International Journal of Dynamics and Control. 2020 ; 1-9.[citado 2024 set. 05 ] Available from: https://doi.org/10.1007/s40435-020-00621-2
Artigo de periodico
Capacitive silicon modulator design with V-Shaped SiO_{2} gate waveguide to optimize V_{\pi }\times L and bandwidth trade-off (2020)
Dourado, Diego Marques ; Farias, Giovanni B. de ; Bustamante, Yesica R; Rocha, Mônica de Lacerda; Carmo, João Paulo Pereira do
Fonte: IEEE Journal of Selected Topics in Quantum Electronics. Unidade: EESC
Assuntos: DISPOSITIVOS ÓPTICOS, FOTÔNICA, SILÍCIO, CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DOURADO, Diego Marques et al. Capacitive silicon modulator design with V-Shaped SiO_{2} gate waveguide to optimize V_{\pi }\times L and bandwidth trade-off. IEEE Journal of Selected Topics in Quantum Electronics, v. 26, n. 2, p. 1-8, 2020Tradução . . Disponível em: https://doi.org/10.1109/JSTQE.2019.2949464. Acesso em: 05 set. 2024.
APA
Dourado, D. M., Farias, G. B. de, Bustamante, Y. R., Rocha, M. de L., & Carmo, J. P. P. do. (2020). Capacitive silicon modulator design with V-Shaped SiO_{2} gate waveguide to optimize V_{\pi }\times L and bandwidth trade-off. IEEE Journal of Selected Topics in Quantum Electronics, 26( 2), 1-8. doi:10.1109/JSTQE.2019.2949464
NLM
Dourado DM, Farias GB de, Bustamante YR, Rocha M de L, Carmo JPP do. Capacitive silicon modulator design with V-Shaped SiO_{2} gate waveguide to optimize V_{\pi }\times L and bandwidth trade-off [Internet]. IEEE Journal of Selected Topics in Quantum Electronics. 2020 ; 26( 2): 1-8.[citado 2024 set. 05 ] Available from: https://doi.org/10.1109/JSTQE.2019.2949464
Vancouver
Dourado DM, Farias GB de, Bustamante YR, Rocha M de L, Carmo JPP do. Capacitive silicon modulator design with V-Shaped SiO_{2} gate waveguide to optimize V_{\pi }\times L and bandwidth trade-off [Internet]. IEEE Journal of Selected Topics in Quantum Electronics. 2020 ; 26( 2): 1-8.[citado 2024 set. 05 ] Available from: https://doi.org/10.1109/JSTQE.2019.2949464
Artigo de periodico
RELIABLE: resource allocation mechanism for 5G network using mobile edge computing (2020)
Pereira, Rickson S ; Lieira, Douglas D ; Silva, Marco Antonio Colombo da ; Pimenta, Adinovam H. M ; Costa, Joahannes ; Rosário , Denis ; Villas, Leandro Aparecido ; Meneguette, Rodolfo Ipolito
Fonte: Sensors. Unidade: ICMC
Assuntos: INTERNET DAS COISAS, CIRCUITOS INTEGRADOS, ALOCAÇÃO DE RECURSOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEREIRA, Rickson S et al. RELIABLE: resource allocation mechanism for 5G network using mobile edge computing. Sensors, v. 20, n. 19, p. 1-18, 2020Tradução . . Disponível em: https://doi.org/10.3390/s20195449. Acesso em: 05 set. 2024.
APA
Pereira, R. S., Lieira, D. D., Silva, M. A. C. da, Pimenta, A. H. M., Costa, J., Rosário , D., et al. (2020). RELIABLE: resource allocation mechanism for 5G network using mobile edge computing. Sensors, 20( 19), 1-18. doi:10.3390/s20195449
NLM
Pereira RS, Lieira DD, Silva MAC da, Pimenta AHM, Costa J, Rosário D, Villas LA, Meneguette RI. RELIABLE: resource allocation mechanism for 5G network using mobile edge computing [Internet]. Sensors. 2020 ; 20( 19): 1-18.[citado 2024 set. 05 ] Available from: https://doi.org/10.3390/s20195449
Vancouver
Pereira RS, Lieira DD, Silva MAC da, Pimenta AHM, Costa J, Rosário D, Villas LA, Meneguette RI. RELIABLE: resource allocation mechanism for 5G network using mobile edge computing [Internet]. Sensors. 2020 ; 20( 19): 1-18.[citado 2024 set. 05 ] Available from: https://doi.org/10.3390/s20195449
Trabalho de evento
Management and control of a bidirectional electric station in DC microgrids* (2020)
Leal, Wagner Coelho; Godinho, Marcelo Oilveira ; Aguiar, Cassius Rossi de ; Machado, Ricardo Quadros ; Fuzato, Guilherme Henrique Favaro ; Piardi, Artur Bohnen; Braggio, Almir A; Sonoda, Dabit G; Otto, Rodrigo B; Nadal, Zeno L. I
Fonte: Proceedings. Nome do evento: IEEE International Conference on Industrial Technology - ICIT. Unidade: EESC
Assuntos: BATERIAS ELÉTRICAS, CIRCUITOS INTEGRADOS, DESCARGA ELÉTRICA, CAPACITORES, ELETRÔNICA DE POTÊNCIA, DISTRIBUIÇÃO DE ENERGIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LEAL, Wagner Coelho et al. Management and control of a bidirectional electric station in DC microgrids*. 2020, Anais.. Piscataway, NJ: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2020. Disponível em: http://dx.doi.org/10.1109/ICIT45562.2020.9067191. Acesso em: 05 set. 2024.
APA
Leal, W. C., Godinho, M. O., Aguiar, C. R. de, Machado, R. Q., Fuzato, G. H. F., Piardi, A. B., et al. (2020). Management and control of a bidirectional electric station in DC microgrids*. In Proceedings. Piscataway, NJ: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1109/ICIT45562.2020.9067191
NLM
Leal WC, Godinho MO, Aguiar CR de, Machado RQ, Fuzato GHF, Piardi AB, Braggio AA, Sonoda DG, Otto RB, Nadal ZLI. Management and control of a bidirectional electric station in DC microgrids* [Internet]. Proceedings. 2020 ;[citado 2024 set. 05 ] Available from: http://dx.doi.org/10.1109/ICIT45562.2020.9067191
Vancouver
Leal WC, Godinho MO, Aguiar CR de, Machado RQ, Fuzato GHF, Piardi AB, Braggio AA, Sonoda DG, Otto RB, Nadal ZLI. Management and control of a bidirectional electric station in DC microgrids* [Internet]. Proceedings. 2020 ;[citado 2024 set. 05 ] Available from: http://dx.doi.org/10.1109/ICIT45562.2020.9067191
Tese (Doutorado)
Análise da função vascular de tumores gerados com linhagem de melanoma humano BRAFV600E em camundongos expostos a atividade física voluntária (2019)
Mororó, Janio da Silva; Chammas, Roger (Orientador); Buchpiguel, Carlos Alberto (coorient)
Unidade: FM
Assuntos: EXERCÍCIO FÍSICO, RESISTÊNCIA MICROBIANA ÀS DROGAS, MELANOMA, CAMUNDONGOS, VASOS SANGUÍNEOS, HOSPEDEIRO IMUNOCOMPROMETIDO, PESQUISA BIOMÉDICA, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MORORÓ, Janio da Silva. Análise da função vascular de tumores gerados com linhagem de melanoma humano BRAFV600E em camundongos expostos a atividade física voluntária. 2019. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2019. Disponível em: http://www.teses.usp.br/teses/disponiveis/5/5155/tde-16042019-105323/. Acesso em: 05 set. 2024.
APA
Mororó, J. da S. (2019). Análise da função vascular de tumores gerados com linhagem de melanoma humano BRAFV600E em camundongos expostos a atividade física voluntária (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/5/5155/tde-16042019-105323/
NLM
Mororó J da S. Análise da função vascular de tumores gerados com linhagem de melanoma humano BRAFV600E em camundongos expostos a atividade física voluntária [Internet]. 2019 ;[citado 2024 set. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/5/5155/tde-16042019-105323/
Vancouver
Mororó J da S. Análise da função vascular de tumores gerados com linhagem de melanoma humano BRAFV600E em camundongos expostos a atividade física voluntária [Internet]. 2019 ;[citado 2024 set. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/5/5155/tde-16042019-105323/
Dissertação (Mestrado)
Sensor de temperatura na tecnologia CMOS para proteção de CIs: arquitetura e aplicações (2019)
Quispe Cartagena, Luis Antonio; Salcedo, Walter Jaimes (Orientador) ; Barbin, Silvio Ernesto (coorient)
Unidade: EP
Assuntos: SENSOR, TEMPERATURA, CIRCUITOS INTEGRADOS, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
QUISPE CARTAGENA, Luis Antonio. Sensor de temperatura na tecnologia CMOS para proteção de CIs: arquitetura e aplicações. 2019. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2019. Disponível em: https://teses.usp.br/teses/disponiveis/3/3140/tde-06022020-111900/. Acesso em: 05 set. 2024.
APA
Quispe Cartagena, L. A. (2019). Sensor de temperatura na tecnologia CMOS para proteção de CIs: arquitetura e aplicações (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://teses.usp.br/teses/disponiveis/3/3140/tde-06022020-111900/
NLM
Quispe Cartagena LA. Sensor de temperatura na tecnologia CMOS para proteção de CIs: arquitetura e aplicações [Internet]. 2019 ;[citado 2024 set. 05 ] Available from: https://teses.usp.br/teses/disponiveis/3/3140/tde-06022020-111900/
Vancouver
Quispe Cartagena LA. Sensor de temperatura na tecnologia CMOS para proteção de CIs: arquitetura e aplicações [Internet]. 2019 ;[citado 2024 set. 05 ] Available from: https://teses.usp.br/teses/disponiveis/3/3140/tde-06022020-111900/
Trabalho de evento
Autotuning under tight budget constraints: a transparent design of experiments approach (2019)
Bruel, Pedro; Masnada, Steven Quinito; Videau, Brice; Legrand, Arnaud; Vincent, Jean-Marc; Goldman, Alfredo
Fonte: Proceedings. Nome do evento: IEEE/ACM International Symposium on Cluster, Cloud and Grid Computing - CCGRID. Unidade: IME
Assuntos: COMPUTAÇÃO GRÁFICA, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BRUEL, Pedro et al. Autotuning under tight budget constraints: a transparent design of experiments approach. 2019, Anais.. Piscataway: IEEE, 2019. Disponível em: https://doi.org/10.1109/CCGRID.2019.00026. Acesso em: 05 set. 2024.
APA
Bruel, P., Masnada, S. Q., Videau, B., Legrand, A., Vincent, J. -M., & Goldman, A. (2019). Autotuning under tight budget constraints: a transparent design of experiments approach. In Proceedings. Piscataway: IEEE. doi:10.1109/CCGRID.2019.00026
NLM
Bruel P, Masnada SQ, Videau B, Legrand A, Vincent J-M, Goldman A. Autotuning under tight budget constraints: a transparent design of experiments approach [Internet]. Proceedings. 2019 ;[citado 2024 set. 05 ] Available from: https://doi.org/10.1109/CCGRID.2019.00026
Vancouver
Bruel P, Masnada SQ, Videau B, Legrand A, Vincent J-M, Goldman A. Autotuning under tight budget constraints: a transparent design of experiments approach [Internet]. Proceedings. 2019 ;[citado 2024 set. 05 ] Available from: https://doi.org/10.1109/CCGRID.2019.00026
Trabalho de evento
Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS (2019)
Campos, Arthur Lombardi; Soares Junior, João Navarro; Luppe, Maximiliam
Fonte: Proceedings. Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Assuntos: CIRCUITOS INTEGRADOS, CONVERSORES ELÉTRICOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CAMPOS, Arthur Lombardi e SOARES JUNIOR, João Navarro e LUPPE, Maximiliam. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS. 2019, Anais.. New York, NY, USA: ACM, 2019. Disponível em: https://doi.org/10.1145/3338852.3339857. Acesso em: 05 set. 2024.
APA
Campos, A. L., Soares Junior, J. N., & Luppe, M. (2019). Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS. In Proceedings. New York, NY, USA: ACM. doi:10.1145/3338852.3339857
NLM
Campos AL, Soares Junior JN, Luppe M. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS [Internet]. Proceedings. 2019 ;[citado 2024 set. 05 ] Available from: https://doi.org/10.1145/3338852.3339857
Vancouver
Campos AL, Soares Junior JN, Luppe M. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS [Internet]. Proceedings. 2019 ;[citado 2024 set. 05 ] Available from: https://doi.org/10.1145/3338852.3339857
Dissertação (Mestrado)
Projeto de um amplificador de ganho programável para aplicações de comunicação por campo de proximidade (NFC) (2019)
Martins, Tarciso Alvim ; Van Noije, Wilhelmus Adrianus Maria (Orientador)
Unidade: EP
Assuntos: MICROELETRÔNICA, CIRCUITOS INTEGRADOS, AMPLIFICADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MARTINS, Tarciso Alvim. Projeto de um amplificador de ganho programável para aplicações de comunicação por campo de proximidade (NFC). 2019. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2019. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-02082023-092707/. Acesso em: 05 set. 2024.
APA
Martins, T. A. (2019). Projeto de um amplificador de ganho programável para aplicações de comunicação por campo de proximidade (NFC) (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-02082023-092707/
NLM
Martins TA. Projeto de um amplificador de ganho programável para aplicações de comunicação por campo de proximidade (NFC) [Internet]. 2019 ;[citado 2024 set. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-02082023-092707/
Vancouver
Martins TA. Projeto de um amplificador de ganho programável para aplicações de comunicação por campo de proximidade (NFC) [Internet]. 2019 ;[citado 2024 set. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-02082023-092707/

Unidades USP

ReP

Filtros

Tipo de material

Unidades USP

Departamento

Autores

Autores USP

Ano de publicação

Assuntos

Título da fonte

Editora

Nome do evento

País de publicação

Agência de fomento

Indexado em

Afiliação dos autores externos não normalizada

País das instituições de afiliação dos autores externos

Área de concentração

Sigla do Departamento/Programa de Pós Graduação

Departamento/Programa de Pós Graduação