ReP USP - Resultado da busca

Dissertação (Mestrado)
Projeto de um amostrador de sinais de banda ultra larga para sistemas de detecção de câncer de mama (2025)
Almeida, Lucas Martins Miranda de; Sanches, Bruno Cavalcante de Souza (Orientador)
Unidade: EP
Subjects: CIRCUITOS INTEGRADOS, MAMA, MICROELETRÔNICA, NEOPLASIAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ALMEIDA, Lucas Martins Miranda de. Projeto de um amostrador de sinais de banda ultra larga para sistemas de detecção de câncer de mama. 2025. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2025. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-11072025-111318/pt-br.php. Acesso em: 16 jul. 2025.
APA
Almeida, L. M. M. de. (2025). Projeto de um amostrador de sinais de banda ultra larga para sistemas de detecção de câncer de mama (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-11072025-111318/pt-br.php
NLM
Almeida LMM de. Projeto de um amostrador de sinais de banda ultra larga para sistemas de detecção de câncer de mama [Internet]. 2025 ;[citado 2025 jul. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-11072025-111318/pt-br.php
Vancouver
Almeida LMM de. Projeto de um amostrador de sinais de banda ultra larga para sistemas de detecção de câncer de mama [Internet]. 2025 ;[citado 2025 jul. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-11072025-111318/pt-br.php
Trabalho de evento
Analytical model for cylindrical junctionless nanowire FETs (2024)
Souza, Adelcio Marques de; Celino, Daniel Ricardo; Ragi, Regiane; Romero, Murilo Araujo
Conference titles: IEEE Latin American Symposium on Circuits and Systems - LASCAS. Unidade: EESC
Subjects: TRANSISTORES, CIRCUITOS INTEGRADOS, NANOTECNOLOGIA, ENGENHARIA MECÂNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA, Adelcio Marques de et al. Analytical model for cylindrical junctionless nanowire FETs. 2024, Anais.. Piscataway, NJ, USA: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2024. Disponível em: http://dx.doi.org/10.1109/LASCAS60203.2024.10506187. Acesso em: 16 jul. 2025.
APA
Souza, A. M. de, Celino, D. R., Ragi, R., & Romero, M. A. (2024). Analytical model for cylindrical junctionless nanowire FETs. In . Piscataway, NJ, USA: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1109/LASCAS60203.2024.10506187
NLM
Souza AM de, Celino DR, Ragi R, Romero MA. Analytical model for cylindrical junctionless nanowire FETs [Internet]. 2024 ;[citado 2025 jul. 16 ] Available from: http://dx.doi.org/10.1109/LASCAS60203.2024.10506187
Vancouver
Souza AM de, Celino DR, Ragi R, Romero MA. Analytical model for cylindrical junctionless nanowire FETs [Internet]. 2024 ;[citado 2025 jul. 16 ] Available from: http://dx.doi.org/10.1109/LASCAS60203.2024.10506187
Trabalho de evento-resumo
Implementação de um ADC tipo sigma-delta utilizando células digitais padrão da tecnologia Skywater 130 nm (2024)
Ramos, Yudi Asano; Luppe, Maximiliam
Source: Livro de Resumos Expandidos. Conference titles: Congresso de Iniciação Científica e Tecnológica em Engenharia - CICTE. Unidades: EESC, EESC E ICMC
Subjects: CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
RAMOS, Yudi Asano e LUPPE, Maximiliam. Implementação de um ADC tipo sigma-delta utilizando células digitais padrão da tecnologia Skywater 130 nm. 2024, Anais.. São Carlos, SP: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2024. Disponível em: https://soac.eesc.usp.br/index.php/siicusp/32siicusp/paper/viewFile/4237/3175. Acesso em: 16 jul. 2025.
APA
Ramos, Y. A., & Luppe, M. (2024). Implementação de um ADC tipo sigma-delta utilizando células digitais padrão da tecnologia Skywater 130 nm. In Livro de Resumos Expandidos. São Carlos, SP: Escola de Engenharia de São Carlos, Universidade de São Paulo. Recuperado de https://soac.eesc.usp.br/index.php/siicusp/32siicusp/paper/viewFile/4237/3175
NLM
Ramos YA, Luppe M. Implementação de um ADC tipo sigma-delta utilizando células digitais padrão da tecnologia Skywater 130 nm [Internet]. Livro de Resumos Expandidos. 2024 ;[citado 2025 jul. 16 ] Available from: https://soac.eesc.usp.br/index.php/siicusp/32siicusp/paper/viewFile/4237/3175
Vancouver
Ramos YA, Luppe M. Implementação de um ADC tipo sigma-delta utilizando células digitais padrão da tecnologia Skywater 130 nm [Internet]. Livro de Resumos Expandidos. 2024 ;[citado 2025 jul. 16 ] Available from: https://soac.eesc.usp.br/index.php/siicusp/32siicusp/paper/viewFile/4237/3175
Artigo de periodico
A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS) (2024)
Nordi, Tiago Matheus; Gounella, Rodrigo Henrique ; Amorim, Márcio Luís Munhoz; Luppe, Maximiliam ; Soares Junior, João Navarro ; Afonso, João L.; Monteiro, Vitor; Afonso, Jose A.; Fonoff, Erich Talamoni ; Colombari, Eduardo ; Carmo, João Paulo Pereira do
Source: Journal of Low Power Electronics and Applications. Unidades: EESC, FM
Subjects: CIRCUITOS INTEGRADOS, MARCA-PASSO ARTIFICIAL, ESTIMULAÇÃO CEREBRAL, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
NORDI, Tiago Matheus et al. A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS). Journal of Low Power Electronics and Applications, v. 14, n. 2, p. 1-16, 2024Tradução . . Disponível em: https://dx.doi.org/10.3390/jlpea14020028. Acesso em: 16 jul. 2025.
APA
Nordi, T. M., Gounella, R. H., Amorim, M. L. M., Luppe, M., Soares Junior, J. N., Afonso, J. L., et al. (2024). A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS). Journal of Low Power Electronics and Applications, 14( 2), 1-16. doi:10.3390/jlpea14020028
NLM
Nordi TM, Gounella RH, Amorim MLM, Luppe M, Soares Junior JN, Afonso JL, Monteiro V, Afonso JA, Fonoff ET, Colombari E, Carmo JPP do. A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS) [Internet]. Journal of Low Power Electronics and Applications. 2024 ; 14( 2): 1-16.[citado 2025 jul. 16 ] Available from: https://dx.doi.org/10.3390/jlpea14020028
Vancouver
Nordi TM, Gounella RH, Amorim MLM, Luppe M, Soares Junior JN, Afonso JL, Monteiro V, Afonso JA, Fonoff ET, Colombari E, Carmo JPP do. A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS) [Internet]. Journal of Low Power Electronics and Applications. 2024 ; 14( 2): 1-16.[citado 2025 jul. 16 ] Available from: https://dx.doi.org/10.3390/jlpea14020028
Trabalho de evento
A divide-by-1.5/2 prescaler utilizing double data rate technique (2024)
Franck, Lucas Daudt; Soares Junior, João Navarro ; Carmo, João Paulo Pereira do
Source: Proceedings. Conference titles: SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI). Unidade: EESC
Subjects: EFICIÊNCIA ENERGÉTICA, CIRCUITOS INTEGRADOS, SINTERIZAÇÃO, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
FRANCK, Lucas Daudt e SOARES JUNIOR, João Navarro e CARMO, João Paulo Pereira do. A divide-by-1.5/2 prescaler utilizing double data rate technique. 2024, Anais.. Piscataway, NJ, USA: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2024. Disponível em: http://dx.doi.org/10.1109/SBCCI62366.2024.10703986. Acesso em: 16 jul. 2025.
APA
Franck, L. D., Soares Junior, J. N., & Carmo, J. P. P. do. (2024). A divide-by-1.5/2 prescaler utilizing double data rate technique. In Proceedings. Piscataway, NJ, USA: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1109/SBCCI62366.2024.10703986
NLM
Franck LD, Soares Junior JN, Carmo JPP do. A divide-by-1.5/2 prescaler utilizing double data rate technique [Internet]. Proceedings. 2024 ;[citado 2025 jul. 16 ] Available from: http://dx.doi.org/10.1109/SBCCI62366.2024.10703986
Vancouver
Franck LD, Soares Junior JN, Carmo JPP do. A divide-by-1.5/2 prescaler utilizing double data rate technique [Internet]. Proceedings. 2024 ;[citado 2025 jul. 16 ] Available from: http://dx.doi.org/10.1109/SBCCI62366.2024.10703986
Artigo de periodico
A review of optical sensors in CMOS (2024)
Gounella, Rodrigo Henrique; Ferreira, Gabriel M; Amorim, Márcio Luís Munhoz; Soares Junior, João Navarro ; Carmo, João Paulo Pereira do
Source: Electronics. Unidade: EESC
Subjects: SENSORES ÓPTICOS, CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GOUNELLA, Rodrigo Henrique et al. A review of optical sensors in CMOS. Electronics, v. 13, n. 4, p. 1-35, 2024Tradução . . Disponível em: https://dx.doi.org/10.3390/electronics13040691. Acesso em: 16 jul. 2025.
APA
Gounella, R. H., Ferreira, G. M., Amorim, M. L. M., Soares Junior, J. N., & Carmo, J. P. P. do. (2024). A review of optical sensors in CMOS. Electronics, 13( 4), 1-35. doi:10.3390/electronics13040691
NLM
Gounella RH, Ferreira GM, Amorim MLM, Soares Junior JN, Carmo JPP do. A review of optical sensors in CMOS [Internet]. Electronics. 2024 ; 13( 4): 1-35.[citado 2025 jul. 16 ] Available from: https://dx.doi.org/10.3390/electronics13040691
Vancouver
Gounella RH, Ferreira GM, Amorim MLM, Soares Junior JN, Carmo JPP do. A review of optical sensors in CMOS [Internet]. Electronics. 2024 ; 13( 4): 1-35.[citado 2025 jul. 16 ] Available from: https://dx.doi.org/10.3390/electronics13040691
Trabalho de evento-resumo
Implementação do algoritmo SHA-256 em circuito integrado de aplicação específica (2023)
Franck, Lucas Daudt; Luppe, Maximiliam
Source: Livro de Resumos Expandidos. Conference titles: Simpósio Internacional de Iniciação Científica e Tecnológica da Universidade de São Paulo - SIICUSP. Unidade: EESC
Subjects: CIRCUITOS INTEGRADOS, ALGORITMOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
FRANCK, Lucas Daudt e LUPPE, Maximiliam. Implementação do algoritmo SHA-256 em circuito integrado de aplicação específica. 2023, Anais.. São Carlos, SP: EESC/USP, 2023. Disponível em: https://www.eesc.usp.br/biblioteca-admin/wp-content/uploads/2024/02/cicte2023anaisp.pdf. Acesso em: 16 jul. 2025.
APA
Franck, L. D., & Luppe, M. (2023). Implementação do algoritmo SHA-256 em circuito integrado de aplicação específica. In Livro de Resumos Expandidos. São Carlos, SP: EESC/USP. Recuperado de https://www.eesc.usp.br/biblioteca-admin/wp-content/uploads/2024/02/cicte2023anaisp.pdf
NLM
Franck LD, Luppe M. Implementação do algoritmo SHA-256 em circuito integrado de aplicação específica [Internet]. Livro de Resumos Expandidos. 2023 ;[citado 2025 jul. 16 ] Available from: https://www.eesc.usp.br/biblioteca-admin/wp-content/uploads/2024/02/cicte2023anaisp.pdf
Vancouver
Franck LD, Luppe M. Implementação do algoritmo SHA-256 em circuito integrado de aplicação específica [Internet]. Livro de Resumos Expandidos. 2023 ;[citado 2025 jul. 16 ] Available from: https://www.eesc.usp.br/biblioteca-admin/wp-content/uploads/2024/02/cicte2023anaisp.pdf
Artigo de periodico
Millimeter-wave wireless integrated systems–what to expect for future solutions (2022)
Serrano, Ariana Maria da Conceição Lacorte Caniato ; Alves, Gustavo Marcati Alexandrino; Abe, Igor Yamamoto ; Marcelo, Gustavo Adolfo Palomino
Source: Journal of Integrated Circuits and Systems. Unidade: EP
Subjects: CIRCUITOS INTEGRADOS, ONDAS ELETROMAGNÉTICAS, PROCESSAMENTO DE DADOS, TERCEIRA DIMENSÃO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SERRANO, Ariana Maria da Conceição Lacorte Caniato et al. Millimeter-wave wireless integrated systems–what to expect for future solutions. Journal of Integrated Circuits and Systems, v. 17, n. 2, p. 1-6, 2022Tradução . . Disponível em: https://doi.org/10.29292/jics.v17i2.627. Acesso em: 16 jul. 2025.
APA
Serrano, A. M. da C. L. C., Alves, G. M. A., Abe, I. Y., & Marcelo, G. A. P. (2022). Millimeter-wave wireless integrated systems–what to expect for future solutions. Journal of Integrated Circuits and Systems, 17( 2), 1-6. doi:10.29292/jics.v17i2.627
NLM
Serrano AM da CLC, Alves GMA, Abe IY, Marcelo GAP. Millimeter-wave wireless integrated systems–what to expect for future solutions [Internet]. Journal of Integrated Circuits and Systems. 2022 ; 17( 2): 1-6.[citado 2025 jul. 16 ] Available from: https://doi.org/10.29292/jics.v17i2.627
Vancouver
Serrano AM da CLC, Alves GMA, Abe IY, Marcelo GAP. Millimeter-wave wireless integrated systems–what to expect for future solutions [Internet]. Journal of Integrated Circuits and Systems. 2022 ; 17( 2): 1-6.[citado 2025 jul. 16 ] Available from: https://doi.org/10.29292/jics.v17i2.627
Tese (Doutorado)
Design of phase shifters in nanowire membrane technology and VCOs in CMOS technology at millimeter-waves for future full frontend integration (2022)
Gomes, Leonardo Amorese Gallo; Serrano, Ariana Maria da Conceição Lacorte Caniato (Orientador); Ferrari, Philippe (coorient); Rehder, Gustavo Pamplona (coorient)
Unidade: EP
Subjects: MICROELETRÔNICA, OSCILADORES, CIRCUITOS INTEGRADOS, TELECOMUNICAÇÕES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GOMES, Leonardo Amorese Gallo. Design of phase shifters in nanowire membrane technology and VCOs in CMOS technology at millimeter-waves for future full frontend integration. 2022. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2022. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-24052023-112905/. Acesso em: 16 jul. 2025.
APA
Gomes, L. A. G. (2022). Design of phase shifters in nanowire membrane technology and VCOs in CMOS technology at millimeter-waves for future full frontend integration (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-24052023-112905/
NLM
Gomes LAG. Design of phase shifters in nanowire membrane technology and VCOs in CMOS technology at millimeter-waves for future full frontend integration [Internet]. 2022 ;[citado 2025 jul. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-24052023-112905/
Vancouver
Gomes LAG. Design of phase shifters in nanowire membrane technology and VCOs in CMOS technology at millimeter-waves for future full frontend integration [Internet]. 2022 ;[citado 2025 jul. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-24052023-112905/
Dissertação (Mestrado)
Projeto de um conversor analógico-digital para um receptor UWB aplicado na detecção de câncer de mama em tecnologia CMOS (2021)
Reyes Gonzalez, David Alejandro; Van Noije, Wilhelmus Adrianus Maria (Orientador)
Unidade: EP
Subjects: CONVERSORES ELÉTRICOS, CIRCUITOS INTEGRADOS, NEOPLASIAS, MAMA, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
REYES GONZALEZ, David Alejandro. Projeto de um conversor analógico-digital para um receptor UWB aplicado na detecção de câncer de mama em tecnologia CMOS. 2021. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2021. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-16032023-082709/. Acesso em: 16 jul. 2025.
APA
Reyes Gonzalez, D. A. (2021). Projeto de um conversor analógico-digital para um receptor UWB aplicado na detecção de câncer de mama em tecnologia CMOS (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-16032023-082709/
NLM
Reyes Gonzalez DA. Projeto de um conversor analógico-digital para um receptor UWB aplicado na detecção de câncer de mama em tecnologia CMOS [Internet]. 2021 ;[citado 2025 jul. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-16032023-082709/
Vancouver
Reyes Gonzalez DA. Projeto de um conversor analógico-digital para um receptor UWB aplicado na detecção de câncer de mama em tecnologia CMOS [Internet]. 2021 ;[citado 2025 jul. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-16032023-082709/
Artigo de periodico
A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS (2021)
Campos, Arthur Lombardi; Soares Junior, João Navarro ; Luppe, Maximiliam ; Lima, Eduardo Rodrigues de
Source: Analog Integrated Circuits and Signal Processing. Unidade: EESC
Subjects: CONSUMO DE ENERGIA ELÉTRICA, CIRCUITOS INTEGRADOS, CONVERSORES ELÉTRICOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CAMPOS, Arthur Lombardi et al. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS. Analog Integrated Circuits and Signal Processing, v. 106, p. 321-337, 2021Tradução . . Disponível em: https://doi.org/10.1007/s10470-020-01742-6. Acesso em: 16 jul. 2025.
APA
Campos, A. L., Soares Junior, J. N., Luppe, M., & Lima, E. R. de. (2021). A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS. Analog Integrated Circuits and Signal Processing, 106, 321-337. doi:10.1007/s10470-020-01742-6
NLM
Campos AL, Soares Junior JN, Luppe M, Lima ER de. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS [Internet]. Analog Integrated Circuits and Signal Processing. 2021 ; 106 321-337.[citado 2025 jul. 16 ] Available from: https://doi.org/10.1007/s10470-020-01742-6
Vancouver
Campos AL, Soares Junior JN, Luppe M, Lima ER de. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS [Internet]. Analog Integrated Circuits and Signal Processing. 2021 ; 106 321-337.[citado 2025 jul. 16 ] Available from: https://doi.org/10.1007/s10470-020-01742-6
Trabalho de evento-resumo
High aspect ratio silicon microchannel definition via ICP plasma etching using SF6/Ar as gas mixture (2021)
Alvarez, H. S.; Cioldim, F. H.; Silva, A. R.; Diniz, J. A.
Source: Abstracts. Conference titles: Workshop on Semiconductors and Micro and Nano Technology - SEMINATEC. Unidade: EESC
Subjects: TRANSFERÊNCIA DE CALOR, CIRCUITOS INTEGRADOS, MICROELETRÔNICA, ENGENHARIA MECÂNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ALVAREZ, H. S. et al. High aspect ratio silicon microchannel definition via ICP plasma etching using SF6/Ar as gas mixture. 2021, Anais.. São Paulo, SP: SBMicro, 2021. Disponível em: https://repositorio.usp.br/directbitstream/af37cdf0-62e5-4e55-90a1-799f83a30bb5/PROD_26257_SYSNO_3153042.pdf. Acesso em: 16 jul. 2025.
APA
Alvarez, H. S., Cioldim, F. H., Silva, A. R., & Diniz, J. A. (2021). High aspect ratio silicon microchannel definition via ICP plasma etching using SF6/Ar as gas mixture. In Abstracts. São Paulo, SP: SBMicro. Recuperado de https://repositorio.usp.br/directbitstream/af37cdf0-62e5-4e55-90a1-799f83a30bb5/PROD_26257_SYSNO_3153042.pdf
NLM
Alvarez HS, Cioldim FH, Silva AR, Diniz JA. High aspect ratio silicon microchannel definition via ICP plasma etching using SF6/Ar as gas mixture [Internet]. Abstracts. 2021 ;[citado 2025 jul. 16 ] Available from: https://repositorio.usp.br/directbitstream/af37cdf0-62e5-4e55-90a1-799f83a30bb5/PROD_26257_SYSNO_3153042.pdf
Vancouver
Alvarez HS, Cioldim FH, Silva AR, Diniz JA. High aspect ratio silicon microchannel definition via ICP plasma etching using SF6/Ar as gas mixture [Internet]. Abstracts. 2021 ;[citado 2025 jul. 16 ] Available from: https://repositorio.usp.br/directbitstream/af37cdf0-62e5-4e55-90a1-799f83a30bb5/PROD_26257_SYSNO_3153042.pdf
Dissertação (Mestrado)
Design of a low-power 10-bit 12-MS/s asynchronous SAR ADC (2020)
Campos, Arthur Lombardi; Luppe, Maximiliam (Orientador)
Unidade: EESC
Subjects: CIRCUITOS INTEGRADOS, CONVERSORES A/D E D/A, INTERNET DAS COISAS, CONSUMO DE ENERGIA ELÉTRICA, RECEPTORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CAMPOS, Arthur Lombardi. Design of a low-power 10-bit 12-MS/s asynchronous SAR ADC. 2020. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2020. Disponível em: https://www.teses.usp.br/teses/disponiveis/18/18152/tde-16122021-162821/. Acesso em: 16 jul. 2025.
APA
Campos, A. L. (2020). Design of a low-power 10-bit 12-MS/s asynchronous SAR ADC (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de https://www.teses.usp.br/teses/disponiveis/18/18152/tde-16122021-162821/
NLM
Campos AL. Design of a low-power 10-bit 12-MS/s asynchronous SAR ADC [Internet]. 2020 ;[citado 2025 jul. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/18/18152/tde-16122021-162821/
Vancouver
Campos AL. Design of a low-power 10-bit 12-MS/s asynchronous SAR ADC [Internet]. 2020 ;[citado 2025 jul. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/18/18152/tde-16122021-162821/
Dissertação (Mestrado)
Projeto de aplicação de amplificadores operacionais de transcondutância baseados no comportamento experimental de line-TFETs. (2020)
Gonçalez Filho, Walter; Agopian, Paula Ghedini Der (Orientador) ; Martino, João Antonio (coorient)
Unidade: EP
Subjects: CIRCUITOS INTEGRADOS, AMPLIFICADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GONÇALEZ FILHO, Walter. Projeto de aplicação de amplificadores operacionais de transcondutância baseados no comportamento experimental de line-TFETs. 2020. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2020. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-21092020-144559/. Acesso em: 16 jul. 2025.
APA
Gonçalez Filho, W. (2020). Projeto de aplicação de amplificadores operacionais de transcondutância baseados no comportamento experimental de line-TFETs. (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-21092020-144559/
NLM
Gonçalez Filho W. Projeto de aplicação de amplificadores operacionais de transcondutância baseados no comportamento experimental de line-TFETs. [Internet]. 2020 ;[citado 2025 jul. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-21092020-144559/
Vancouver
Gonçalez Filho W. Projeto de aplicação de amplificadores operacionais de transcondutância baseados no comportamento experimental de line-TFETs. [Internet]. 2020 ;[citado 2025 jul. 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-21092020-144559/
Artigo de periodico
Fractional integrator circuit unit using Charef approximation method (2020)
Zourmba, K.; Fischer, Clovis; Gambo, B.; Effa, J. Y.; Mohamadou, A.
Source: International Journal of Dynamics and Control. Unidade: FZEA
Subjects: CIRCUITOS ANALÓGICOS, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ZOURMBA, K. et al. Fractional integrator circuit unit using Charef approximation method. International Journal of Dynamics and Control, p. 1-9, 2020Tradução . . Disponível em: https://doi.org/10.1007/s40435-020-00621-2. Acesso em: 16 jul. 2025.
APA
Zourmba, K., Fischer, C., Gambo, B., Effa, J. Y., & Mohamadou, A. (2020). Fractional integrator circuit unit using Charef approximation method. International Journal of Dynamics and Control, 1-9. doi:10.1007/s40435-020-00621-2
NLM
Zourmba K, Fischer C, Gambo B, Effa JY, Mohamadou A. Fractional integrator circuit unit using Charef approximation method [Internet]. International Journal of Dynamics and Control. 2020 ; 1-9.[citado 2025 jul. 16 ] Available from: https://doi.org/10.1007/s40435-020-00621-2
Vancouver
Zourmba K, Fischer C, Gambo B, Effa JY, Mohamadou A. Fractional integrator circuit unit using Charef approximation method [Internet]. International Journal of Dynamics and Control. 2020 ; 1-9.[citado 2025 jul. 16 ] Available from: https://doi.org/10.1007/s40435-020-00621-2
Artigo de periodico
Capacitive silicon modulator design with V-Shaped SiO_{2} gate waveguide to optimize V_{\pi }\times L and bandwidth trade-off (2020)
Dourado, Diego Marques ; Farias, Giovanni B. de ; Bustamante, Yesica R; Rocha, Mônica de Lacerda; Carmo, João Paulo Pereira do
Source: IEEE Journal of Selected Topics in Quantum Electronics. Unidade: EESC
Subjects: DISPOSITIVOS ÓPTICOS, FOTÔNICA, SILÍCIO, CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DOURADO, Diego Marques et al. Capacitive silicon modulator design with V-Shaped SiO_{2} gate waveguide to optimize V_{\pi }\times L and bandwidth trade-off. IEEE Journal of Selected Topics in Quantum Electronics, v. 26, n. 2, p. 1-8, 2020Tradução . . Disponível em: https://doi.org/10.1109/JSTQE.2019.2949464. Acesso em: 16 jul. 2025.
APA
Dourado, D. M., Farias, G. B. de, Bustamante, Y. R., Rocha, M. de L., & Carmo, J. P. P. do. (2020). Capacitive silicon modulator design with V-Shaped SiO_{2} gate waveguide to optimize V_{\pi }\times L and bandwidth trade-off. IEEE Journal of Selected Topics in Quantum Electronics, 26( 2), 1-8. doi:10.1109/JSTQE.2019.2949464
NLM
Dourado DM, Farias GB de, Bustamante YR, Rocha M de L, Carmo JPP do. Capacitive silicon modulator design with V-Shaped SiO_{2} gate waveguide to optimize V_{\pi }\times L and bandwidth trade-off [Internet]. IEEE Journal of Selected Topics in Quantum Electronics. 2020 ; 26( 2): 1-8.[citado 2025 jul. 16 ] Available from: https://doi.org/10.1109/JSTQE.2019.2949464
Vancouver
Dourado DM, Farias GB de, Bustamante YR, Rocha M de L, Carmo JPP do. Capacitive silicon modulator design with V-Shaped SiO_{2} gate waveguide to optimize V_{\pi }\times L and bandwidth trade-off [Internet]. IEEE Journal of Selected Topics in Quantum Electronics. 2020 ; 26( 2): 1-8.[citado 2025 jul. 16 ] Available from: https://doi.org/10.1109/JSTQE.2019.2949464
Artigo de periodico
RELIABLE: resource allocation mechanism for 5G network using mobile edge computing (2020)
Pereira, Rickson S ; Lieira, Douglas D ; Silva, Marco Antonio Colombo da ; Pimenta, Adinovam H. M ; Costa, Joahannes ; Rosário , Denis ; Villas, Leandro Aparecido ; Meneguette, Rodolfo Ipolito
Source: Sensors. Unidade: ICMC
Subjects: INTERNET DAS COISAS, CIRCUITOS INTEGRADOS, ALOCAÇÃO DE RECURSOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEREIRA, Rickson S et al. RELIABLE: resource allocation mechanism for 5G network using mobile edge computing. Sensors, v. 20, n. 19, p. 1-18, 2020Tradução . . Disponível em: https://doi.org/10.3390/s20195449. Acesso em: 16 jul. 2025.
APA
Pereira, R. S., Lieira, D. D., Silva, M. A. C. da, Pimenta, A. H. M., Costa, J., Rosário , D., et al. (2020). RELIABLE: resource allocation mechanism for 5G network using mobile edge computing. Sensors, 20( 19), 1-18. doi:10.3390/s20195449
NLM
Pereira RS, Lieira DD, Silva MAC da, Pimenta AHM, Costa J, Rosário D, Villas LA, Meneguette RI. RELIABLE: resource allocation mechanism for 5G network using mobile edge computing [Internet]. Sensors. 2020 ; 20( 19): 1-18.[citado 2025 jul. 16 ] Available from: https://doi.org/10.3390/s20195449
Vancouver
Pereira RS, Lieira DD, Silva MAC da, Pimenta AHM, Costa J, Rosário D, Villas LA, Meneguette RI. RELIABLE: resource allocation mechanism for 5G network using mobile edge computing [Internet]. Sensors. 2020 ; 20( 19): 1-18.[citado 2025 jul. 16 ] Available from: https://doi.org/10.3390/s20195449
Trabalho de evento
Management and control of a bidirectional electric station in DC microgrids* (2020)
Leal, Wagner Coelho; Godinho, Marcelo Oilveira ; Aguiar, Cassius Rossi de ; Machado, Ricardo Quadros ; Fuzato, Guilherme Henrique Favaro ; Piardi, Artur Bohnen; Braggio, Almir A; Sonoda, Dabit G; Otto, Rodrigo B; Nadal, Zeno L. I
Source: Proceedings. Conference titles: IEEE International Conference on Industrial Technology - ICIT. Unidade: EESC
Subjects: BATERIAS ELÉTRICAS, CIRCUITOS INTEGRADOS, DESCARGA ELÉTRICA, CAPACITORES, ELETRÔNICA DE POTÊNCIA, DISTRIBUIÇÃO DE ENERGIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LEAL, Wagner Coelho et al. Management and control of a bidirectional electric station in DC microgrids*. 2020, Anais.. Piscataway, NJ: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2020. Disponível em: http://dx.doi.org/10.1109/ICIT45562.2020.9067191. Acesso em: 16 jul. 2025.
APA
Leal, W. C., Godinho, M. O., Aguiar, C. R. de, Machado, R. Q., Fuzato, G. H. F., Piardi, A. B., et al. (2020). Management and control of a bidirectional electric station in DC microgrids*. In Proceedings. Piscataway, NJ: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1109/ICIT45562.2020.9067191
NLM
Leal WC, Godinho MO, Aguiar CR de, Machado RQ, Fuzato GHF, Piardi AB, Braggio AA, Sonoda DG, Otto RB, Nadal ZLI. Management and control of a bidirectional electric station in DC microgrids* [Internet]. Proceedings. 2020 ;[citado 2025 jul. 16 ] Available from: http://dx.doi.org/10.1109/ICIT45562.2020.9067191
Vancouver
Leal WC, Godinho MO, Aguiar CR de, Machado RQ, Fuzato GHF, Piardi AB, Braggio AA, Sonoda DG, Otto RB, Nadal ZLI. Management and control of a bidirectional electric station in DC microgrids* [Internet]. Proceedings. 2020 ;[citado 2025 jul. 16 ] Available from: http://dx.doi.org/10.1109/ICIT45562.2020.9067191
Dissertação (Mestrado)
Efeitos da radiação em transistores túnel-FET de porta tripla (2018)
Torres, Henrique Lanza Faria; Agopian, Paula Ghedini Der (Orientador)
Unidade: EP
Subjects: RADIAÇÃO IONIZANTE, TRANSISTORES, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TORRES, Henrique Lanza Faria. Efeitos da radiação em transistores túnel-FET de porta tripla. 2018. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2018. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28082018-151322/. Acesso em: 16 jul. 2025.
APA
Torres, H. L. F. (2018). Efeitos da radiação em transistores túnel-FET de porta tripla (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28082018-151322/
NLM
Torres HLF. Efeitos da radiação em transistores túnel-FET de porta tripla [Internet]. 2018 ;[citado 2025 jul. 16 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28082018-151322/
Vancouver
Torres HLF. Efeitos da radiação em transistores túnel-FET de porta tripla [Internet]. 2018 ;[citado 2025 jul. 16 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28082018-151322/
Tese (Doutorado)
Projeto e modelagem de indutores planares para aplicações em circuitos integrados de radiofrequência (2018)
Fontebasso Neto, José; Correra, Fatima Salete (Orientador)
Unidade: EP
Subjects: CIRCUITOS INTEGRADOS, ELETROMAGNETISMO, MODELOS MATEMÁTICOS, INDUÇÃO MAGNÉTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
FONTEBASSO NETO, José. Projeto e modelagem de indutores planares para aplicações em circuitos integrados de radiofrequência. 2018. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2018. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28082018-141443/. Acesso em: 16 jul. 2025.
APA
Fontebasso Neto, J. (2018). Projeto e modelagem de indutores planares para aplicações em circuitos integrados de radiofrequência (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28082018-141443/
NLM
Fontebasso Neto J. Projeto e modelagem de indutores planares para aplicações em circuitos integrados de radiofrequência [Internet]. 2018 ;[citado 2025 jul. 16 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28082018-141443/
Vancouver
Fontebasso Neto J. Projeto e modelagem de indutores planares para aplicações em circuitos integrados de radiofrequência [Internet]. 2018 ;[citado 2025 jul. 16 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28082018-141443/

USP Schools

ReP

Filtros

Document Types

USP Schools

Departament

Authors

USP affiliated authors

Date published

Subjects

Source title

Publisher

Conference titles

Countries/Territories

Funding Agencies

Indexado em

Non normalized affiliation

Countries of institutions of collaboration

Área de concentração

Sigla do Departamento/Programa de Pós Graduação

Departamento/Programa de Pós Graduação