Efficient number of functional units and loop pipeline design Space exploration for high-level synthesis (2025)
- Authors:
- Autor USP: BONATO, VANDERLEI - ICMC
- Unidade: ICMC
- DOI: 10.5753/jbcs.2025.4912
- Subjects: ARQUITETURA DE SOFTWARE; HARDWARE; PARETO OTIMALIDADE
- Keywords: Design Space Exploration; High-Level Synthesis; Loop; Directives
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Publisher place: Porto Alegre
- Date published: 2025
- Source:
- Título: Journal of the Brazilian Computer Society
- ISSN: 1678-4804
- Volume/Número/Paginação/Ano: v. 31, n. 1, p. 570-582, 2025
- Status:
- Artigo publicado em periódico de acesso aberto (Gold Open Access)
- Versão do Documento:
- Versão publicada (Published version)
- Acessar versão aberta:
-
ABNT
ROSA, Leandro de Souza e BOUGANIS, Christos-Savvas e BONATO, Vanderlei. Efficient number of functional units and loop pipeline design Space exploration for high-level synthesis. Journal of the Brazilian Computer Society, v. 31, n. 1, p. 570-582, 2025Tradução . . Disponível em: https://doi.org/10.5753/jbcs.2025.4912. Acesso em: 12 abr. 2026. -
APA
Rosa, L. de S., Bouganis, C. -S., & Bonato, V. (2025). Efficient number of functional units and loop pipeline design Space exploration for high-level synthesis. Journal of the Brazilian Computer Society, 31( 1), 570-582. doi:10.5753/jbcs.2025.4912 -
NLM
Rosa L de S, Bouganis C-S, Bonato V. Efficient number of functional units and loop pipeline design Space exploration for high-level synthesis [Internet]. Journal of the Brazilian Computer Society. 2025 ; 31( 1): 570-582.[citado 2026 abr. 12 ] Available from: https://doi.org/10.5753/jbcs.2025.4912 -
Vancouver
Rosa L de S, Bouganis C-S, Bonato V. Efficient number of functional units and loop pipeline design Space exploration for high-level synthesis [Internet]. Journal of the Brazilian Computer Society. 2025 ; 31( 1): 570-582.[citado 2026 abr. 12 ] Available from: https://doi.org/10.5753/jbcs.2025.4912 - Designing FPGA-based embedded systems with MARTE: a PIM to PSM converter
- LALPC: exploiting parallelism from FPGAS using C language
- Run-time cache configuration for the LEON-3 embedded processor
- Special issue on applied reconfigurable computing [Editorial]
- Scaling up modulo scheduling for high-level synthesis
- Designing embedded systems with MARTE: a PIM to PSM converter
- Applied Reconfigurable Computing
- Modelagem, otimização e prototipação de sistemas embarcados em FPGA
- A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA
- NovaCORE vFPGA: virtualização e reconfiguração instantânea
Informações sobre a disponibilidade de versões do artigo em acesso aberto coletadas automaticamente via oaDOI API (Unpaywall).
Por se tratar de integração com serviço externo, podem existir diferentes versões do trabalho (como preprints ou postprints), que podem diferir da versão publicada.
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
3269500.pdf | Direct link |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
