Efficient number of functional units and loop pipeline design Space exploration for high-level synthesis (2025)
- Authors:
- Autor USP: BONATO, VANDERLEI - ICMC
- Unidade: ICMC
- DOI: 10.5753/jbcs.2025.4912
- Subjects: ARQUITETURA DE SOFTWARE; HARDWARE; PARETO OTIMALIDADE
- Keywords: Design Space Exploration; High-Level Synthesis; Loop; Directives
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Publisher place: Porto Alegre
- Date published: 2025
- Source:
- Título: Journal of the Brazilian Computer Society
- ISSN: 1678-4804
- Volume/Número/Paginação/Ano: v. 31, n. 1, p. 570-582, 2025
- Este periódico é de acesso aberto
- Este artigo é de acesso aberto
- URL de acesso aberto
- Cor do Acesso Aberto: gold
- Licença: cc-by-nc
-
ABNT
ROSA, Leandro de Souza e BOUGANIS, Christos-Savvas e BONATO, Vanderlei. Efficient number of functional units and loop pipeline design Space exploration for high-level synthesis. Journal of the Brazilian Computer Society, v. 31, n. 1, p. 570-582, 2025Tradução . . Disponível em: https://doi.org/10.5753/jbcs.2025.4912. Acesso em: 27 dez. 2025. -
APA
Rosa, L. de S., Bouganis, C. -S., & Bonato, V. (2025). Efficient number of functional units and loop pipeline design Space exploration for high-level synthesis. Journal of the Brazilian Computer Society, 31( 1), 570-582. doi:10.5753/jbcs.2025.4912 -
NLM
Rosa L de S, Bouganis C-S, Bonato V. Efficient number of functional units and loop pipeline design Space exploration for high-level synthesis [Internet]. Journal of the Brazilian Computer Society. 2025 ; 31( 1): 570-582.[citado 2025 dez. 27 ] Available from: https://doi.org/10.5753/jbcs.2025.4912 -
Vancouver
Rosa L de S, Bouganis C-S, Bonato V. Efficient number of functional units and loop pipeline design Space exploration for high-level synthesis [Internet]. Journal of the Brazilian Computer Society. 2025 ; 31( 1): 570-582.[citado 2025 dez. 27 ] Available from: https://doi.org/10.5753/jbcs.2025.4912 - A tool to support Bluespec SystemVerilog coding based on UML diagrams
- A method to convert floating to fixed-point EKF-SLAM for embedded robotics
- A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA
- Integrando o MetaTrader5 com aceleradores FPGA via OpenCL named pipes
- Um framework para agrupar funções com base no comportamento da comunicação de dados em plataformas multiprocessadas
- Proposta de uma arquitetura de hardware em FPGA implementada para SLAM com multi-câmeras aplicada à robótica móvel
- Class-specific early exit design methodology for convolutional neural networks
- Power/performance optimization in FPGA-based asymmetric multi-core systems
- Reducing the overall cache miss rate using different cache sizes for heterogeneous multi-core processors
- Parameterizable ethernet network-on-chip architecture on FPGA
Informações sobre o DOI: 10.5753/jbcs.2025.4912 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
3269500.pdf | Direct link |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
