ReP USP - Resultado da busca

Trabalho de evento
Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization (2020)
Soares Junior, João Navarro ; Luppe, Maximiliam
Source: Proceedings. Conference titles: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Subjects: CONSUMO DE ENERGIA ELÉTRICA, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro e LUPPE, Maximiliam. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization. 2020, Anais.. New York, NY, USA: ACM, 2020. Disponível em: https://doi.org/10.1109/SBCCI50935.2020.9189913. Acesso em: 19 nov. 2025.
APA
Soares Junior, J. N., & Luppe, M. (2020). Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization. In Proceedings. New York, NY, USA: ACM. doi:10.1109/SBCCI50935.2020.9189913
NLM
Soares Junior JN, Luppe M. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization [Internet]. Proceedings. 2020 ;[citado 2025 nov. 19 ] Available from: https://doi.org/10.1109/SBCCI50935.2020.9189913
Vancouver
Soares Junior JN, Luppe M. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization [Internet]. Proceedings. 2020 ;[citado 2025 nov. 19 ] Available from: https://doi.org/10.1109/SBCCI50935.2020.9189913
Trabalho de evento
Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS (2019)
Campos, Arthur Lombardi; Soares Junior, João Navarro ; Luppe, Maximiliam
Source: Proceedings. Conference titles: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Subjects: CIRCUITOS INTEGRADOS, CONVERSORES ELÉTRICOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CAMPOS, Arthur Lombardi e SOARES JUNIOR, João Navarro e LUPPE, Maximiliam. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS. 2019, Anais.. New York, NY, USA: ACM, 2019. Disponível em: https://doi.org/10.1145/3338852.3339857. Acesso em: 19 nov. 2025.
APA
Campos, A. L., Soares Junior, J. N., & Luppe, M. (2019). Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS. In Proceedings. New York, NY, USA: ACM. doi:10.1145/3338852.3339857
NLM
Campos AL, Soares Junior JN, Luppe M. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS [Internet]. Proceedings. 2019 ;[citado 2025 nov. 19 ] Available from: https://doi.org/10.1145/3338852.3339857
Vancouver
Campos AL, Soares Junior JN, Luppe M. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS [Internet]. Proceedings. 2019 ;[citado 2025 nov. 19 ] Available from: https://doi.org/10.1145/3338852.3339857
Trabalho de evento
Design for stability of active inductor with feedback resistance (2014)
Guerreiro, Gabriel Rebello; Soares Junior, João Navarro
Source: Proceedings. Conference titles: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Subjects: CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GUERREIRO, Gabriel Rebello e SOARES JUNIOR, João Navarro. Design for stability of active inductor with feedback resistance. 2014, Anais.. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2014. Disponível em: http://dx.doi.org/10.1145/2660540.2660549. Acesso em: 19 nov. 2025.
APA
Guerreiro, G. R., & Soares Junior, J. N. (2014). Design for stability of active inductor with feedback resistance. In Proceedings. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1145/2660540.2660549
NLM
Guerreiro GR, Soares Junior JN. Design for stability of active inductor with feedback resistance [Internet]. Proceedings. 2014 ;[citado 2025 nov. 19 ] Available from: http://dx.doi.org/10.1145/2660540.2660549
Vancouver
Guerreiro GR, Soares Junior JN. Design for stability of active inductor with feedback resistance [Internet]. Proceedings. 2014 ;[citado 2025 nov. 19 ] Available from: http://dx.doi.org/10.1145/2660540.2660549
Trabalho de evento
A 4.1 GHz prescaler using double data throughput E-TSPC structures (2007)
Miranda, Fernando Pedro Henriques de; Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Source: Proceedings. Conference titles: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidades: EESC, EP
Assunto: ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MIRANDA, Fernando Pedro Henriques de e SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. A 4.1 GHz prescaler using double data throughput E-TSPC structures. 2007, Anais.. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2007. Disponível em: http://dx.doi.org/10.1145/1284480.1284518. Acesso em: 19 nov. 2025.
APA
Miranda, F. P. H. de, Soares Junior, J. N., & Van Noije, W. A. M. (2007). A 4.1 GHz prescaler using double data throughput E-TSPC structures. In Proceedings. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1145/1284480.1284518
NLM
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz prescaler using double data throughput E-TSPC structures [Internet]. Proceedings. 2007 ;[citado 2025 nov. 19 ] Available from: http://dx.doi.org/10.1145/1284480.1284518
Vancouver
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz prescaler using double data throughput E-TSPC structures [Internet]. Proceedings. 2007 ;[citado 2025 nov. 19 ] Available from: http://dx.doi.org/10.1145/1284480.1284518

USP Schools

ReP

Filtros

Authors