ReP USP - Resultado da busca

Tese (Doutorado)
Ambiente de síntese de circuitos CMOS de alto desempenho (1999)
Romão, Fábio Luís; Van Noije, Wilhelmus Adrianus Maria (Orientador)
Unidade: EP
Subjects: ENGENHARIA ELÉTRICA, MICROELETRÔNICA, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMÃO, Fábio Luís. Ambiente de síntese de circuitos CMOS de alto desempenho. 1999. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 1999. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-02122024-145524/pt-br.php. Acesso em: 15 nov. 2025.
APA
Romão, F. L. (1999). Ambiente de síntese de circuitos CMOS de alto desempenho (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-02122024-145524/pt-br.php
NLM
Romão FL. Ambiente de síntese de circuitos CMOS de alto desempenho [Internet]. 1999 ;[citado 2025 nov. 15 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-02122024-145524/pt-br.php
Vancouver
Romão FL. Ambiente de síntese de circuitos CMOS de alto desempenho [Internet]. 1999 ;[citado 2025 nov. 15 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-02122024-145524/pt-br.php
Trabalho de evento
A 1.4Gbit/s CMOS for 50Ω ECL systems (1997)
Soares Junior, João Navarro ; Silveira, Reinaldo; Romão, Fábio Luís; Van Noije, Wilhelmus Adrianus Maria
Source: Proceedings. Conference titles: Great Lakes Symposium on VLSI. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro et al. A 1.4Gbit/s CMOS for 50Ω ECL systems. 1997, Anais.. Los Alamitos: IEEE Computer Society Press, 1997. . Acesso em: 15 nov. 2025.
APA
Soares Junior, J. N., Silveira, R., Romão, F. L., & Van Noije, W. A. M. (1997). A 1.4Gbit/s CMOS for 50Ω ECL systems. In Proceedings. Los Alamitos: IEEE Computer Society Press.
NLM
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. A 1.4Gbit/s CMOS for 50Ω ECL systems. Proceedings. 1997 ;[citado 2025 nov. 15 ]
Vancouver
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. A 1.4Gbit/s CMOS for 50Ω ECL systems. Proceedings. 1997 ;[citado 2025 nov. 15 ]
Trabalho de evento
Circuito buffer conversor cmos / ecl (1996)
Soares Junior, João Navarro ; Silveira, Reinaldo; Romão, Fabio Luis; Van Noije, Wilhelmus Adrianus Maria
Source: Anais SBCCI. Conference titles: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro et al. Circuito buffer conversor cmos / ecl. 1996, Anais.. Recife: Sbc/Sbmicro/Ufpe, 1996. . Acesso em: 15 nov. 2025.
APA
Soares Junior, J. N., Silveira, R., Romão, F. L., & Van Noije, W. A. M. (1996). Circuito buffer conversor cmos / ecl. In Anais SBCCI. Recife: Sbc/Sbmicro/Ufpe.
NLM
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. Circuito buffer conversor cmos / ecl. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Vancouver
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. Circuito buffer conversor cmos / ecl. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Trabalho de evento
Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m (1996)
Romão, Fábio Luís; Soares Junior, João Navarro ; Silveira, Reinaldo; Van Noije, Wilhelmus Adrianus Maria
Source: Anais SBCCI. Conference titles: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMÃO, Fábio Luís et al. Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. 1996, Anais.. Recife: Sbc/Sbmicro/Ufpe, 1996. . Acesso em: 15 nov. 2025.
APA
Romão, F. L., Soares Junior, J. N., Silveira, R., & Van Noije, W. A. M. (1996). Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. In Anais SBCCI. Recife: Sbc/Sbmicro/Ufpe.
NLM
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Vancouver
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Artigo de periodico
Linear time algorithm for transistor chaining of static and dynamic cmos circuits with applications to sog structures (1995)
Romão, Fábio Luís; Van Noije, Wilhelmus Adrianus Maria
Source: Journal of Solid-State Devices and Circuits. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMÃO, Fábio Luís e VAN NOIJE, Wilhelmus Adrianus Maria. Linear time algorithm for transistor chaining of static and dynamic cmos circuits with applications to sog structures. Journal of Solid-State Devices and Circuits, v. 3 , n. 1 , p. 30-4, 1995Tradução . . Acesso em: 15 nov. 2025.
APA
Romão, F. L., & Van Noije, W. A. M. (1995). Linear time algorithm for transistor chaining of static and dynamic cmos circuits with applications to sog structures. Journal of Solid-State Devices and Circuits, 3 ( 1 ), 30-4.
NLM
Romão FL, Van Noije WAM. Linear time algorithm for transistor chaining of static and dynamic cmos circuits with applications to sog structures. Journal of Solid-State Devices and Circuits. 1995 ;3 ( 1 ): 30-4.[citado 2025 nov. 15 ]
Vancouver
Romão FL, Van Noije WAM. Linear time algorithm for transistor chaining of static and dynamic cmos circuits with applications to sog structures. Journal of Solid-State Devices and Circuits. 1995 ;3 ( 1 ): 30-4.[citado 2025 nov. 15 ]
Trabalho de evento
Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s (1995)
Romão, Fábio Luís; Soares Junior, João Navarro ; Silveira, Reinaldo; Van Noije, Wilhelmus Adrianus Maria
Source: Memorias. Conference titles: Workshop Iberchip. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMÃO, Fábio Luís et al. Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. 1995, Anais.. Santa Fe de Bogota: Universidad de los Andes, 1995. . Acesso em: 15 nov. 2025.
APA
Romão, F. L., Soares Junior, J. N., Silveira, R., & Van Noije, W. A. M. (1995). Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. In Memorias. Santa Fe de Bogota: Universidad de los Andes.
NLM
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. Memorias. 1995 ;[citado 2025 nov. 15 ]
Vancouver
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. Memorias. 1995 ;[citado 2025 nov. 15 ]
Trabalho de evento
Linear algorithm for optimal static cmos cell layouts on sog structures (1993)
Romão, Fábio Luís; Van Noije, Wilhelmus Adrianus Maria
Source: Anais. Conference titles: Congresso da Sociedade Brasileira de Microeletronica. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMÃO, Fábio Luís e VAN NOIJE, Wilhelmus Adrianus Maria. Linear algorithm for optimal static cmos cell layouts on sog structures. 1993, Anais.. Campinas: Sbmicro, 1993. . Acesso em: 15 nov. 2025.
APA
Romão, F. L., & Van Noije, W. A. M. (1993). Linear algorithm for optimal static cmos cell layouts on sog structures. In Anais. Campinas: Sbmicro.
NLM
Romão FL, Van Noije WAM. Linear algorithm for optimal static cmos cell layouts on sog structures. Anais. 1993 ;[citado 2025 nov. 15 ]
Vancouver
Romão FL, Van Noije WAM. Linear algorithm for optimal static cmos cell layouts on sog structures. Anais. 1993 ;[citado 2025 nov. 15 ]
Trabalho de evento
More flexible sea-of-gates structure (1990)
Van Noije, Wilhelmus Adrianus Maria ; Romão, Fábio Luís
Source: Anais. Conference titles: Congresso da Sociedade Brasileira de Microeletronica. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VAN NOIJE, Wilhelmus Adrianus Maria e ROMÃO, Fábio Luís. More flexible sea-of-gates structure. 1990, Anais.. Campinas: Sbmicro/Spie, 1990. . Acesso em: 15 nov. 2025.
APA
Van Noije, W. A. M., & Romão, F. L. (1990). More flexible sea-of-gates structure. In Anais. Campinas: Sbmicro/Spie.
NLM
Van Noije WAM, Romão FL. More flexible sea-of-gates structure. Anais. 1990 ;[citado 2025 nov. 15 ]
Vancouver
Van Noije WAM, Romão FL. More flexible sea-of-gates structure. Anais. 1990 ;[citado 2025 nov. 15 ]

USP Schools

ReP

Filtros

Date published

Source title

Publisher