ReP USP - Resultado da busca

Tese (Doutorado)
Modelagem compacta para transistores MOS: nanofios sem junções e canais bidimensionais (2024)
Souza, Adelcio Marques de; Romero, Murilo Araujo (Orientador)
Unidade: EESC
Subjects: NANOELETRÔNICA, NANOTECNOLOGIA, TRANSISTORES, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA, Adelcio Marques de. Modelagem compacta para transistores MOS: nanofios sem junções e canais bidimensionais. 2024. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2024. Disponível em: https://www.teses.usp.br/teses/disponiveis/18/18155/tde-08042024-113044/. Acesso em: 15 set. 2024.
APA
Souza, A. M. de. (2024). Modelagem compacta para transistores MOS: nanofios sem junções e canais bidimensionais (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de https://www.teses.usp.br/teses/disponiveis/18/18155/tde-08042024-113044/
NLM
Souza AM de. Modelagem compacta para transistores MOS: nanofios sem junções e canais bidimensionais [Internet]. 2024 ;[citado 2024 set. 15 ] Available from: https://www.teses.usp.br/teses/disponiveis/18/18155/tde-08042024-113044/
Vancouver
Souza AM de. Modelagem compacta para transistores MOS: nanofios sem junções e canais bidimensionais [Internet]. 2024 ;[citado 2024 set. 15 ] Available from: https://www.teses.usp.br/teses/disponiveis/18/18155/tde-08042024-113044/
Artigo de periodico
Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications (2023)
Silva, V C P; Martino, João Antonio ; Simoen, Eddy ; Veloso, Anabela; Agopian, Paula Ghedini Der
Source: Solid State Electronics. Unidade: EP
Subjects: TRANSISTORES, TEMPERATURA, NANOTECNOLOGIA, CIRCUITOS ANALÓGICOS, CIRCUITOS DIGITAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, V C P et al. Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications. Solid State Electronics, v. 208, p. 1-5, 2023Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2023.108729. Acesso em: 15 set. 2024.
APA
Silva, V. C. P., Martino, J. A., Simoen, E., Veloso, A., & Agopian, P. G. D. (2023). Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications. Solid State Electronics, 208, 1-5. doi:10.1016/j.sse.2023.108729
NLM
Silva VCP, Martino JA, Simoen E, Veloso A, Agopian PGD. Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications [Internet]. Solid State Electronics. 2023 ;208 1-5.[citado 2024 set. 15 ] Available from: https://doi.org/10.1016/j.sse.2023.108729
Vancouver
Silva VCP, Martino JA, Simoen E, Veloso A, Agopian PGD. Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications [Internet]. Solid State Electronics. 2023 ;208 1-5.[citado 2024 set. 15 ] Available from: https://doi.org/10.1016/j.sse.2023.108729
Artigo de periodico
Comparison of low-dropout voltage regulators designed with line and nanowire tunnel-FET experimental data including a simple process variability analysis (2023)
Silva, Wenita de Lima; Toledo, Rodrigo do Nascimento; Gonçalez Filho, Walter; Nogueira, Alexandro de Moraes; Agopian, Paula Ghedini Der ; Martino, João Antonio
Source: Solid State Electronics. Unidade: EP
Subjects: TRANSISTORES, CIRCUITOS ANALÓGICOS, NANOTECNOLOGIA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Wenita de Lima et al. Comparison of low-dropout voltage regulators designed with line and nanowire tunnel-FET experimental data including a simple process variability analysis. Solid State Electronics, v. 202, p. 1-8, 2023Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2023.108611. Acesso em: 15 set. 2024.
APA
Silva, W. de L., Toledo, R. do N., Gonçalez Filho, W., Nogueira, A. de M., Agopian, P. G. D., & Martino, J. A. (2023). Comparison of low-dropout voltage regulators designed with line and nanowire tunnel-FET experimental data including a simple process variability analysis. Solid State Electronics, 202, 1-8. doi:10.1016/j.sse.2023.108611
NLM
Silva W de L, Toledo R do N, Gonçalez Filho W, Nogueira A de M, Agopian PGD, Martino JA. Comparison of low-dropout voltage regulators designed with line and nanowire tunnel-FET experimental data including a simple process variability analysis [Internet]. Solid State Electronics. 2023 ; 202 1-8.[citado 2024 set. 15 ] Available from: https://doi.org/10.1016/j.sse.2023.108611
Vancouver
Silva W de L, Toledo R do N, Gonçalez Filho W, Nogueira A de M, Agopian PGD, Martino JA. Comparison of low-dropout voltage regulators designed with line and nanowire tunnel-FET experimental data including a simple process variability analysis [Internet]. Solid State Electronics. 2023 ; 202 1-8.[citado 2024 set. 15 ] Available from: https://doi.org/10.1016/j.sse.2023.108611
Artigo de periodico
Low-dropout voltage regulator designed with nanowire TFET with different source composition experimental data (2023)
Toledo, Rodrigo do Nascimento; Martino, João Antonio ; Agopian, Paula Ghedini Der
Source: Journal of Integrated Circuits and Systems. Unidade: EP
Subjects: TRANSISTORES, CIRCUITOS ANALÓGICOS, NANOTECNOLOGIA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TOLEDO, Rodrigo do Nascimento e MARTINO, João Antonio e AGOPIAN, Paula Ghedini Der. Low-dropout voltage regulator designed with nanowire TFET with different source composition experimental data. Journal of Integrated Circuits and Systems, v. 18, n. 1, p. 1-6, 2023Tradução . . Disponível em: https://doi.org/10.29292/jics.v18i1.653. Acesso em: 15 set. 2024.
APA
Toledo, R. do N., Martino, J. A., & Agopian, P. G. D. (2023). Low-dropout voltage regulator designed with nanowire TFET with different source composition experimental data. Journal of Integrated Circuits and Systems, 18( 1), 1-6. doi:10.29292/jics.v18il.653
NLM
Toledo R do N, Martino JA, Agopian PGD. Low-dropout voltage regulator designed with nanowire TFET with different source composition experimental data [Internet]. Journal of Integrated Circuits and Systems. 2023 ;18( 1): 1-6.[citado 2024 set. 15 ] Available from: https://doi.org/10.29292/jics.v18i1.653
Vancouver
Toledo R do N, Martino JA, Agopian PGD. Low-dropout voltage regulator designed with nanowire TFET with different source composition experimental data [Internet]. Journal of Integrated Circuits and Systems. 2023 ;18( 1): 1-6.[citado 2024 set. 15 ] Available from: https://doi.org/10.29292/jics.v18i1.653
Artigo de periodico
Design of operational transconductance amplifier with gate-all-around nanosheet MOSFET using experimental data from room temperature to 200°C (2022)
Sousa, Julia Cristina Soares; Perina, Welder F; Rangel, Roberto; Simoen, Eddy ; Veloso, Anabela; Martino, João Antonio ; Agopian, Paula Ghedini Der
Source: Solid State Electronics. Unidade: EP
Subjects: NANOTECNOLOGIA, CIRCUITOS ANALÓGICOS, TRANSISTORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUSA, Julia Cristina Soares et al. Design of operational transconductance amplifier with gate-all-around nanosheet MOSFET using experimental data from room temperature to 200°C. Solid State Electronics, v. 189, p. 1-9, 2022Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2022.108238. Acesso em: 15 set. 2024.
APA
Sousa, J. C. S., Perina, W. F., Rangel, R., Simoen, E., Veloso, A., Martino, J. A., & Agopian, P. G. D. (2022). Design of operational transconductance amplifier with gate-all-around nanosheet MOSFET using experimental data from room temperature to 200°C. Solid State Electronics, 189, 1-9. doi:10.1016/j.sse.2022.108238
NLM
Sousa JCS, Perina WF, Rangel R, Simoen E, Veloso A, Martino JA, Agopian PGD. Design of operational transconductance amplifier with gate-all-around nanosheet MOSFET using experimental data from room temperature to 200°C [Internet]. Solid State Electronics. 2022 ;189 1-9.[citado 2024 set. 15 ] Available from: https://doi.org/10.1016/j.sse.2022.108238
Vancouver
Sousa JCS, Perina WF, Rangel R, Simoen E, Veloso A, Martino JA, Agopian PGD. Design of operational transconductance amplifier with gate-all-around nanosheet MOSFET using experimental data from room temperature to 200°C [Internet]. Solid State Electronics. 2022 ;189 1-9.[citado 2024 set. 15 ] Available from: https://doi.org/10.1016/j.sse.2022.108238
Artigo de periodico
Experimental analysis of trade-off between transistor efficiency and unit gain frequency of nanosheet NMOSFET down to -100°C (2022)
Silva, Vanessa Cristina Pereira da; Leal, João Vitor da Costa; Perina, Welder F; Martino, João Antonio ; Simoen, Eddy ; Veloso, A; Agopian, Paula Ghedini Der
Source: Journal of Integrated Circuits and Systems. Unidade: EP
Subjects: TRANSISTORES, NANOTECNOLOGIA, BAIXA TEMPERATURA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Vanessa Cristina Pereira da et al. Experimental analysis of trade-off between transistor efficiency and unit gain frequency of nanosheet NMOSFET down to -100°C. Journal of Integrated Circuits and Systems, v. 17, n. 1, p. 1-6, 2022Tradução . . Disponível em: https://doi.org/10.29292/jics.v17il.550. Acesso em: 15 set. 2024.
APA
Silva, V. C. P. da, Leal, J. V. da C., Perina, W. F., Martino, J. A., Simoen, E., Veloso, A., & Agopian, P. G. D. (2022). Experimental analysis of trade-off between transistor efficiency and unit gain frequency of nanosheet NMOSFET down to -100°C. Journal of Integrated Circuits and Systems, 17( 1), 1-6. doi:10.29292/jics.v17i1.550
NLM
Silva VCP da, Leal JV da C, Perina WF, Martino JA, Simoen E, Veloso A, Agopian PGD. Experimental analysis of trade-off between transistor efficiency and unit gain frequency of nanosheet NMOSFET down to -100°C [Internet]. Journal of Integrated Circuits and Systems. 2022 ;17( 1): 1-6.[citado 2024 set. 15 ] Available from: https://doi.org/10.29292/jics.v17il.550
Vancouver
Silva VCP da, Leal JV da C, Perina WF, Martino JA, Simoen E, Veloso A, Agopian PGD. Experimental analysis of trade-off between transistor efficiency and unit gain frequency of nanosheet NMOSFET down to -100°C [Internet]. Journal of Integrated Circuits and Systems. 2022 ;17( 1): 1-6.[citado 2024 set. 15 ] Available from: https://doi.org/10.29292/jics.v17il.550
Tese (Doutorado)
Projeto, caracterização e avaliação de transistores de filmes finos orgânicos para uso em narizes eletrônicos. (2021)
Eirez Izquierdo, José Enrique ; Fonseca, Fernando Josepetti (Orientador)
Unidade: EP
Subjects: NANOTECNOLOGIA, TRANSISTORES, ELETRÔNICA, SEMICONDUTORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
EIREZ IZQUIERDO, José Enrique. Projeto, caracterização e avaliação de transistores de filmes finos orgânicos para uso em narizes eletrônicos. 2021. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2021. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-08102021-110039/. Acesso em: 15 set. 2024.
APA
Eirez Izquierdo, J. E. (2021). Projeto, caracterização e avaliação de transistores de filmes finos orgânicos para uso em narizes eletrônicos. (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-08102021-110039/
NLM
Eirez Izquierdo JE. Projeto, caracterização e avaliação de transistores de filmes finos orgânicos para uso em narizes eletrônicos. [Internet]. 2021 ;[citado 2024 set. 15 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-08102021-110039/
Vancouver
Eirez Izquierdo JE. Projeto, caracterização e avaliação de transistores de filmes finos orgânicos para uso em narizes eletrônicos. [Internet]. 2021 ;[citado 2024 set. 15 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-08102021-110039/
Tese (Doutorado)
Estudo do comportamento de transistores de tunelamento induzido por efeito de campo (TFET) operando em diferentes temperaturas (2017)
Bordallo, Caio Cesar Mendes ; Agopian, Paula Ghedini Der (Orientador) ; Martino, João Antonio (coorient)
Unidade: EP
Subjects: TRANSISTORES, TEMPERATURA, NANOTECNOLOGIA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BORDALLO, Caio Cesar Mendes. Estudo do comportamento de transistores de tunelamento induzido por efeito de campo (TFET) operando em diferentes temperaturas. 2017. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18012018-112959/. Acesso em: 15 set. 2024.
APA
Bordallo, C. C. M. (2017). Estudo do comportamento de transistores de tunelamento induzido por efeito de campo (TFET) operando em diferentes temperaturas (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18012018-112959/
NLM
Bordallo CCM. Estudo do comportamento de transistores de tunelamento induzido por efeito de campo (TFET) operando em diferentes temperaturas [Internet]. 2017 ;[citado 2024 set. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18012018-112959/
Vancouver
Bordallo CCM. Estudo do comportamento de transistores de tunelamento induzido por efeito de campo (TFET) operando em diferentes temperaturas [Internet]. 2017 ;[citado 2024 set. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18012018-112959/
Trabalho de evento-resumo
Top gated graphene field effect transistors for sensing applications (2016)
Santos, F. A.; Vieira, N. C. S.; Zambianco, N.; Zucolotto, Valtencir
Source: Livro de Resumos. Conference titles: Semana Integrada do Instituto de Física de São Carlos - SIFSC. Unidade: IFSC
Subjects: TRANSISTORES, NANOTECNOLOGIA, SENSOR
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SANTOS, F. A. et al. Top gated graphene field effect transistors for sensing applications. 2016, Anais.. São Carlos: Universidade de São Paulo - USP, Instituto de Física de São Carlos - IFSC, 2016. Disponível em: http://sifsc.ifsc.usp.br/2016/livro_de_resumos_2016.pdf. Acesso em: 15 set. 2024.
APA
Santos, F. A., Vieira, N. C. S., Zambianco, N., & Zucolotto, V. (2016). Top gated graphene field effect transistors for sensing applications. In Livro de Resumos. São Carlos: Universidade de São Paulo - USP, Instituto de Física de São Carlos - IFSC. Recuperado de http://sifsc.ifsc.usp.br/2016/livro_de_resumos_2016.pdf
NLM
Santos FA, Vieira NCS, Zambianco N, Zucolotto V. Top gated graphene field effect transistors for sensing applications [Internet]. Livro de Resumos. 2016 ;[citado 2024 set. 15 ] Available from: http://sifsc.ifsc.usp.br/2016/livro_de_resumos_2016.pdf
Vancouver
Santos FA, Vieira NCS, Zambianco N, Zucolotto V. Top gated graphene field effect transistors for sensing applications [Internet]. Livro de Resumos. 2016 ;[citado 2024 set. 15 ] Available from: http://sifsc.ifsc.usp.br/2016/livro_de_resumos_2016.pdf

USP Schools

ReP

Filtros

Authors

USP affiliated authors

Date published

Subjects

Non normalized affiliation