ReP USP - Resultado da busca

Tese (Doutorado)
ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware (2015)
Silva, Antonio Carlos Fernandes da; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: VHDL, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Antonio Carlos Fernandes da. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware. 2015. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/. Acesso em: 26 set. 2024.
APA
Silva, A. C. F. da. (2015). ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/
NLM
Silva ACF da. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware [Internet]. 2015 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/
Vancouver
Silva ACF da. ChipCflow: tool for convert C code in a static dataflow architecture in reconfigurable hardware [Internet]. 2015 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30062015-141638/
Tese (Doutorado)
ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável (2012)
Lopes, Joelmir José; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: PROGRAMAÇÃO PARALELA, COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LOPES, Joelmir José. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável. 2012. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2012. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/. Acesso em: 26 set. 2024.
APA
Lopes, J. J. (2012). ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/
NLM
Lopes JJ. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável [Internet]. 2012 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/
Vancouver
Lopes JJ. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável [Internet]. 2012 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/
Dissertação (Mestrado)
Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica (2011)
Silva, Bruno de Abreu; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: ARQUITETURAS PARALELAS, COMPUTAÇÃO RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Bruno de Abreu. Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica. 2011. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/. Acesso em: 26 set. 2024.
APA
Silva, B. de A. (2011). Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/
NLM
Silva B de A. Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica [Internet]. 2011 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/
Vancouver
Silva B de A. Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica [Internet]. 2011 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/
Dissertação (Mestrado)
Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico (2011)
Souza Júnior, Francisco de; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, HARDWARE, ARQUITETURAS PARALELAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA JÚNIOR, Francisco de. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico. 2011. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/. Acesso em: 26 set. 2024.
APA
Souza Júnior, F. de. (2011). Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/
NLM
Souza Júnior F de. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico [Internet]. 2011 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/
Vancouver
Souza Júnior F de. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico [Internet]. 2011 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/
Dissertação (Mestrado)
ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico (2010)
Sanches, Lucas Barbosa; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, TEORIA DOS GRAFOS, DINÂMICA DOS FLUÍDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SANCHES, Lucas Barbosa. ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico. 2010. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-22062010-141534/. Acesso em: 26 set. 2024.
APA
Sanches, L. B. (2010). ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-22062010-141534/
NLM
Sanches LB. ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico [Internet]. 2010 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-22062010-141534/
Vancouver
Sanches LB. ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico [Internet]. 2010 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-22062010-141534/
Trabalho de evento-resumo
ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória (2009)
Zeli, Rodrigo P.; Silva, Jorge Luiz e
Fonte: Proceedings. Nome do evento: Escola Regional de Alto Desempenho - ERAD. Unidade: ICMC
Assuntos: SISTEMAS EMBUTIDOS, VHDL, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ZELI, Rodrigo P. e SILVA, Jorge Luiz e. ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória. 2009, Anais.. Porto Alegre, RS: SBC, 2009. Disponível em: http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf. Acesso em: 26 set. 2024.
APA
Zeli, R. P., & Silva, J. L. e. (2009). ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória. In Proceedings. Porto Alegre, RS: SBC. Recuperado de http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf
NLM
Zeli RP, Silva JL e. ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória [Internet]. Proceedings. 2009 ;[citado 2024 set. 26 ] Available from: http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf
Vancouver
Zeli RP, Silva JL e. ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória [Internet]. Proceedings. 2009 ;[citado 2024 set. 26 ] Available from: http://www.lbd.dcc.ufmg.br/colecoes/erad/2009/030.pdf
Trabalho de evento
C conversion module for a dynamic data flow tool (2009)
Costa, Kelton Augusto Pontara da; Obac Roda, Valentin; Silva, Jorge Luiz e
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic. Unidades: EESC, ICMC
Assuntos: CONVERSORES ELÉTRICOS, ALGORITMOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
COSTA, Kelton Augusto Pontara da e OBAC RODA, Valentin e SILVA, Jorge Luiz e. C conversion module for a dynamic data flow tool. 2009, Anais.. Piscataway: IEEE, 2009. . Acesso em: 26 set. 2024.
APA
Costa, K. A. P. da, Obac Roda, V., & Silva, J. L. e. (2009). C conversion module for a dynamic data flow tool. In Proceedings. Piscataway: IEEE.
NLM
Costa KAP da, Obac Roda V, Silva JL e. C conversion module for a dynamic data flow tool. Proceedings. 2009 ;[citado 2024 set. 26 ]
Vancouver
Costa KAP da, Obac Roda V, Silva JL e. C conversion module for a dynamic data flow tool. Proceedings. 2009 ;[citado 2024 set. 26 ]
Dissertação (Mestrado)
ChipCflow - em hardware dinamicamente reconfigurável (2009)
Astolfi, Vitor Fiorotto; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS, MATEMÁTICA DA COMPUTAÇÃO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ASTOLFI, Vitor Fiorotto. ChipCflow - em hardware dinamicamente reconfigurável. 2009. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2009. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05032010-203142/. Acesso em: 26 set. 2024.
APA
Astolfi, V. F. (2009). ChipCflow - em hardware dinamicamente reconfigurável (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05032010-203142/
NLM
Astolfi VF. ChipCflow - em hardware dinamicamente reconfigurável [Internet]. 2009 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05032010-203142/
Vancouver
Astolfi VF. ChipCflow - em hardware dinamicamente reconfigurável [Internet]. 2009 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05032010-203142/
Dissertação (Mestrado)
ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados (2009)
Correia, Vasco Martins; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS, DINÂMICA DOS FLUÍDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CORREIA, Vasco Martins. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados. 2009. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2009. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06052009-203745/. Acesso em: 26 set. 2024.
APA
Correia, V. M. (2009). ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06052009-203745/
NLM
Correia VM. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados [Internet]. 2009 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06052009-203745/
Vancouver
Correia VM. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados [Internet]. 2009 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06052009-203745/
Material didatico
Computadores, sociedade e ética profissional (2008)
Silva, Jorge Luiz e (Organizador)
Unidade: ICMC
Assuntos: SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE, COMPUTADORES (SOCIEDADE), ÉTICA PROFISSIONAL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
Computadores, sociedade e ética profissional. . São Carlos: ICMC-USP. Disponível em: https://repositorio.usp.br/directbitstream/41c87b1b-966c-4a9d-8b95-91f8db809052/nd_74.pdf. Acesso em: 26 set. 2024. , 2008
APA
Computadores, sociedade e ética profissional. (2008). Computadores, sociedade e ética profissional. São Carlos: ICMC-USP. Recuperado de https://repositorio.usp.br/directbitstream/41c87b1b-966c-4a9d-8b95-91f8db809052/nd_74.pdf
NLM
Computadores, sociedade e ética profissional [Internet]. 2008 ;[citado 2024 set. 26 ] Available from: https://repositorio.usp.br/directbitstream/41c87b1b-966c-4a9d-8b95-91f8db809052/nd_74.pdf
Vancouver
Computadores, sociedade e ética profissional [Internet]. 2008 ;[citado 2024 set. 26 ] Available from: https://repositorio.usp.br/directbitstream/41c87b1b-966c-4a9d-8b95-91f8db809052/nd_74.pdf
Trabalho de evento
Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph (2007)
Astolfi, Vitor Fiorotto; Silva, Jorge Luiz e
Fonte: Proceedings. Nome do evento: Southern Conference on Programmable Logic - SPL. Unidade: ICMC
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS, ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, ARQUITETURAS PARALELAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ASTOLFI, Vitor Fiorotto e SILVA, Jorge Luiz e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph. 2007, Anais.. Piscataway, NJ: IEEE, 2007. Disponível em: https://doi.org/10.1109/SPL.2007.371755. Acesso em: 26 set. 2024.
APA
Astolfi, V. F., & Silva, J. L. e. (2007). Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph. In Proceedings. Piscataway, NJ: IEEE. doi:10.1109/SPL.2007.371755
NLM
Astolfi VF, Silva JL e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph [Internet]. Proceedings. 2007 ;[citado 2024 set. 26 ] Available from: https://doi.org/10.1109/SPL.2007.371755
Vancouver
Astolfi VF, Silva JL e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph [Internet]. Proceedings. 2007 ;[citado 2024 set. 26 ] Available from: https://doi.org/10.1109/SPL.2007.371755
Artigo de periodico
Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing (2007)
Sacchetin, Marcelo C.; Lopes, Joelmir José; Wolf, Denis Fernando ; Silva, Jorge Luiz e ; Marques, Eduardo
Fonte: Latin American Applied Research. Unidade: ICMC
Assunto: SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SACCHETIN, Marcelo C. et al. Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing. Latin American Applied Research, v. 37, n. 1, 2007Tradução . . Disponível em: http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf. Acesso em: 26 set. 2024.
APA
Sacchetin, M. C., Lopes, J. J., Wolf, D. F., Silva, J. L. e, & Marques, E. (2007). Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing. Latin American Applied Research, 37( 1). Recuperado de http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf
NLM
Sacchetin MC, Lopes JJ, Wolf DF, Silva JL e, Marques E. Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing [Internet]. Latin American Applied Research. 2007 ; 37( 1):[citado 2024 set. 26 ] Available from: http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf
Vancouver
Sacchetin MC, Lopes JJ, Wolf DF, Silva JL e, Marques E. Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing [Internet]. Latin American Applied Research. 2007 ; 37( 1):[citado 2024 set. 26 ] Available from: http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf
Dissertação (Mestrado)
Estudos e avaliações de compiladores para arquiteturas reconfiguráveis (2007)
Lopes, Joelmir José; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Assuntos: C (LINGUAGEM DE PROGRAMAÇÃO), HARDWARE, ARQUITETURA RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LOPES, Joelmir José. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis. 2007. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2007. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/. Acesso em: 26 set. 2024.
APA
Lopes, J. J. (2007). Estudos e avaliações de compiladores para arquiteturas reconfiguráveis (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
NLM
Lopes JJ. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis [Internet]. 2007 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
Vancouver
Lopes JJ. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis [Internet]. 2007 ;[citado 2024 set. 26 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
Trabalho de evento
A benchmark approach for compilers in reconfigurable hardware (2006)
Lopes, Joelmir José; Silva, Jorge Luiz e
Nome do evento: International Workshop on System-on-Chip. Unidade: ICMC
Assuntos: SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LOPES, Joelmir José e SILVA, Jorge Luiz e. A benchmark approach for compilers in reconfigurable hardware. 2006, Anais.. [S.l.]: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo, 2006. . Acesso em: 26 set. 2024.
APA
Lopes, J. J., & Silva, J. L. e. (2006). A benchmark approach for compilers in reconfigurable hardware. In . Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo.
NLM
Lopes JJ, Silva JL e. A benchmark approach for compilers in reconfigurable hardware. 2006 ;[citado 2024 set. 26 ]
Vancouver
Lopes JJ, Silva JL e. A benchmark approach for compilers in reconfigurable hardware. 2006 ;[citado 2024 set. 26 ]
Parte de monografia/livro
RtrASSoc51-rI2C (reconfigurable inter integrated circuit) (2006)
Silva, Jorge Luiz e ; Veronesi, Ricardo Luis Martins
Fonte: FPGA-Based Systems. Unidade: ICMC
Assunto: ARQUITETURA RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e e VERONESI, Ricardo Luis Martins. RtrASSoc51-rI2C (reconfigurable inter integrated circuit). FPGA-Based Systems. Tradução . Tandil: Papier, 2006. . . Acesso em: 26 set. 2024.
APA
Silva, J. L. e, & Veronesi, R. L. M. (2006). RtrASSoc51-rI2C (reconfigurable inter integrated circuit). In FPGA-Based Systems. Tandil: Papier.
NLM
Silva JL e, Veronesi RLM. RtrASSoc51-rI2C (reconfigurable inter integrated circuit). In: FPGA-Based Systems. Tandil: Papier; 2006. [citado 2024 set. 26 ]
Vancouver
Silva JL e, Veronesi RLM. RtrASSoc51-rI2C (reconfigurable inter integrated circuit). In: FPGA-Based Systems. Tandil: Papier; 2006. [citado 2024 set. 26 ]
Trabalho de evento
Using mobile robotics to teach reconfigurable computing (2006)
Silva, Jorge Luiz e ; Fernandes, Márcio M; Bonato, Vanderlei ; Menotti, Ricardo; Cardoso, João M P; Marques, Eduardo
Fonte: RC Education 2006. Nome do evento: International Workshop on Reconfigurable Computing Education. Unidade: ICMC
Assunto: COMPUTAÇÃO RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e et al. Using mobile robotics to teach reconfigurable computing. 2006, Anais.. Karlsruhe: IEEE, 2006. . Acesso em: 26 set. 2024.
APA
Silva, J. L. e, Fernandes, M. M., Bonato, V., Menotti, R., Cardoso, J. M. P., & Marques, E. (2006). Using mobile robotics to teach reconfigurable computing. In RC Education 2006. Karlsruhe: IEEE.
NLM
Silva JL e, Fernandes MM, Bonato V, Menotti R, Cardoso JMP, Marques E. Using mobile robotics to teach reconfigurable computing. RC Education 2006. 2006 ;[citado 2024 set. 26 ]
Vancouver
Silva JL e, Fernandes MM, Bonato V, Menotti R, Cardoso JMP, Marques E. Using mobile robotics to teach reconfigurable computing. RC Education 2006. 2006 ;[citado 2024 set. 26 ]
Trabalho de evento
Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: a purpose for matching data (2006)
Silva, Jorge Luiz e
Nome do evento: International Workshop on System-on-Chip. Unidade: ICMC
Assuntos: SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: a purpose for matching data. 2006, Anais.. [S.l.]: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo, 2006. . Acesso em: 26 set. 2024.
APA
Silva, J. L. e. (2006). Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: a purpose for matching data. In . Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo.
NLM
Silva JL e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: a purpose for matching data. 2006 ;[citado 2024 set. 26 ]
Vancouver
Silva JL e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: a purpose for matching data. 2006 ;[citado 2024 set. 26 ]
Trabalho de evento
Executing algorithms for dynamic dataflow reconfigurable hardware: the operators protocol (2006)
Silva, Jorge Luiz e ; Marques, Eduardo
Fonte: ReConFig´06. Nome do evento: International Conference on Reconfigurable Computing and FPGA´s. Unidade: ICMC
Assunto: SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e e MARQUES, Eduardo. Executing algorithms for dynamic dataflow reconfigurable hardware: the operators protocol. 2006, Anais.. [S.l.]: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo, 2006. . Acesso em: 26 set. 2024.
APA
Silva, J. L. e, & Marques, E. (2006). Executing algorithms for dynamic dataflow reconfigurable hardware: the operators protocol. In ReConFig´06. Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo.
NLM
Silva JL e, Marques E. Executing algorithms for dynamic dataflow reconfigurable hardware: the operators protocol. ReConFig´06. 2006 ;[citado 2024 set. 26 ]
Vancouver
Silva JL e, Marques E. Executing algorithms for dynamic dataflow reconfigurable hardware: the operators protocol. ReConFig´06. 2006 ;[citado 2024 set. 26 ]
Trabalho de evento
RtrASSoc51 - adaptable superscalar reconfigurable programmable system on chip: the reconfigurable tools for DSR a development system (2005)
Silva, Jorge Luiz e
Fonte: Proceedings. Nome do evento: IP Based Soc Design Conference & Exhibition - IP-SOC. Unidade: ICMC
Assuntos: SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e. RtrASSoc51 - adaptable superscalar reconfigurable programmable system on chip: the reconfigurable tools for DSR a development system. 2005, Anais.. Grenoble: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo, 2005. . Acesso em: 26 set. 2024.
APA
Silva, J. L. e. (2005). RtrASSoc51 - adaptable superscalar reconfigurable programmable system on chip: the reconfigurable tools for DSR a development system. In Proceedings. Grenoble: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo.
NLM
Silva JL e. RtrASSoc51 - adaptable superscalar reconfigurable programmable system on chip: the reconfigurable tools for DSR a development system. Proceedings. 2005 ;[citado 2024 set. 26 ]
Vancouver
Silva JL e. RtrASSoc51 - adaptable superscalar reconfigurable programmable system on chip: the reconfigurable tools for DSR a development system. Proceedings. 2005 ;[citado 2024 set. 26 ]
Trabalho de evento
Análise do desempenho de uma arquitetura paralela de processadores DSP para reconstrução de imagens tomográficas com diferentes algoritmos de comunicação entre os processos (2003)
Pereira, Maurício Fernando Lima; Cruvinel, Paulo Estevão; Saito, José Hiroki; Minatel, Edson Roberto; Costa, Luciano da Fontoura ; Silva, Jorge Luiz e
Fonte: Anais. Nome do evento: Workshop de Sistemas Computacionais de Alto Desempenho - WSCAD. Unidade: IFSC
Assuntos: ALGORITMOS PARA PROCESSAMENTO, TOMOGRAFIA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEREIRA, Maurício Fernando Lima et al. Análise do desempenho de uma arquitetura paralela de processadores DSP para reconstrução de imagens tomográficas com diferentes algoritmos de comunicação entre os processos. 2003, Anais.. São Paulo: Sociedade Brasileira de Computação, 2003. . Acesso em: 26 set. 2024.
APA
Pereira, M. F. L., Cruvinel, P. E., Saito, J. H., Minatel, E. R., Costa, L. da F., & Silva, J. L. e. (2003). Análise do desempenho de uma arquitetura paralela de processadores DSP para reconstrução de imagens tomográficas com diferentes algoritmos de comunicação entre os processos. In Anais. São Paulo: Sociedade Brasileira de Computação.
NLM
Pereira MFL, Cruvinel PE, Saito JH, Minatel ER, Costa L da F, Silva JL e. Análise do desempenho de uma arquitetura paralela de processadores DSP para reconstrução de imagens tomográficas com diferentes algoritmos de comunicação entre os processos. Anais. 2003 ;[citado 2024 set. 26 ]
Vancouver
Pereira MFL, Cruvinel PE, Saito JH, Minatel ER, Costa L da F, Silva JL e. Análise do desempenho de uma arquitetura paralela de processadores DSP para reconstrução de imagens tomográficas com diferentes algoritmos de comunicação entre os processos. Anais. 2003 ;[citado 2024 set. 26 ]

Unidades USP

ReP

Filtros

Tipo de material

Departamento

Autores

Autores USP

Ano de publicação

Assuntos

Título da fonte

Editora

Nome do evento

País de publicação