ReP USP - Resultado da busca

Artigo de periodico
Memory aware design optimisation for high-level synthesis (2024)
Perina, André Bannwart ; Becker, Jürgen ; Bonato, Vanderlei
Fonte: Journal of Signal Processing Systems. Unidade: ICMC
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS FPGA, ARQUITETURA DE SOFTWARE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PERINA, André Bannwart e BECKER, Jürgen e BONATO, Vanderlei. Memory aware design optimisation for high-level synthesis. Journal of Signal Processing Systems, v. No 2024, n. 11, p. 651-671, 2024Tradução . . Disponível em: https://doi.org/10.1007/s11265-024-01938-3. Acesso em: 30 jun. 2025.
APA
Perina, A. B., Becker, J., & Bonato, V. (2024). Memory aware design optimisation for high-level synthesis. Journal of Signal Processing Systems, No 2024( 11), 651-671. doi:10.1007/s11265-024-01938-3
NLM
Perina AB, Becker J, Bonato V. Memory aware design optimisation for high-level synthesis [Internet]. Journal of Signal Processing Systems. 2024 ; No 2024( 11): 651-671.[citado 2025 jun. 30 ] Available from: https://doi.org/10.1007/s11265-024-01938-3
Vancouver
Perina AB, Becker J, Bonato V. Memory aware design optimisation for high-level synthesis [Internet]. Journal of Signal Processing Systems. 2024 ; No 2024( 11): 651-671.[citado 2025 jun. 30 ] Available from: https://doi.org/10.1007/s11265-024-01938-3
Artigo de periodico
Design and evaluation of open-source soft-core processors (2024)
Gazziro, Mario; Assumpção Júnior, Jecel Mattos de; Ando Junior, Oswaldo Hideo; Cavallari, Marco Roberto ; Carmo, João Paulo Pereira do
Fonte: Electronics. Unidade: EESC
Assuntos: CIRCUITOS FPGA, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GAZZIRO, Mario et al. Design and evaluation of open-source soft-core processors. Electronics, v. 13, n. 4, p. 1-20, 2024Tradução . . Disponível em: https://dx.doi.org/10.3390/electronics13040781. Acesso em: 30 jun. 2025.
APA
Gazziro, M., Assumpção Júnior, J. M. de, Ando Junior, O. H., Cavallari, M. R., & Carmo, J. P. P. do. (2024). Design and evaluation of open-source soft-core processors. Electronics, 13( 4), 1-20. doi:10.3390/electronics13040781
NLM
Gazziro M, Assumpção Júnior JM de, Ando Junior OH, Cavallari MR, Carmo JPP do. Design and evaluation of open-source soft-core processors [Internet]. Electronics. 2024 ; 13( 4): 1-20.[citado 2025 jun. 30 ] Available from: https://dx.doi.org/10.3390/electronics13040781
Vancouver
Gazziro M, Assumpção Júnior JM de, Ando Junior OH, Cavallari MR, Carmo JPP do. Design and evaluation of open-source soft-core processors [Internet]. Electronics. 2024 ; 13( 4): 1-20.[citado 2025 jun. 30 ] Available from: https://dx.doi.org/10.3390/electronics13040781
Dissertação (Mestrado)
Accelerating the alignment phase of Minimap2 genome assembly algorithm Using GACT-X in a commercial Cloud FPGA machine (2022)
Teng, Carolina; Fonseca, Fernando Josepetti (Orientador)
Unidade: EP
Assuntos: CIRCUITOS FPGA, COMPUTAÇÃO EM NUVEM, BIOINFORMÁTICA, GENÔMICA, ALGORITMOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TENG, Carolina. Accelerating the alignment phase of Minimap2 genome assembly algorithm Using GACT-X in a commercial Cloud FPGA machine. 2022. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2022. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092022-084236/. Acesso em: 30 jun. 2025.
APA
Teng, C. (2022). Accelerating the alignment phase of Minimap2 genome assembly algorithm Using GACT-X in a commercial Cloud FPGA machine (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092022-084236/
NLM
Teng C. Accelerating the alignment phase of Minimap2 genome assembly algorithm Using GACT-X in a commercial Cloud FPGA machine [Internet]. 2022 ;[citado 2025 jun. 30 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092022-084236/
Vancouver
Teng C. Accelerating the alignment phase of Minimap2 genome assembly algorithm Using GACT-X in a commercial Cloud FPGA machine [Internet]. 2022 ;[citado 2025 jun. 30 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092022-084236/
Mestrado Profissionalizante
Teste e diagnóstico de interfaces utilizando FPGA com reprogramação dinâmica e software embarcado para o Espectrômetro Digital de Ressonância Magnética da CIERMag (2020)
Batista, João Carlos; Tannús, Alberto (Orientador)
Unidade: ICMC
Assuntos: CIRCUITOS FPGA, SISTEMAS EMBUTIDOS, ESPECTROSCOPIA DE RESSONÂNCIA MAGNÉTICA NUCLEAR, INTERFACE GRÁFICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BATISTA, João Carlos. Teste e diagnóstico de interfaces utilizando FPGA com reprogramação dinâmica e software embarcado para o Espectrômetro Digital de Ressonância Magnética da CIERMag. 2020. Mestrado Profissionalizante – Universidade de São Paulo, São Carlos, 2020. Disponível em: https://www.teses.usp.br/teses/disponiveis/55/55137/tde-09112020-183839/. Acesso em: 30 jun. 2025.
APA
Batista, J. C. (2020). Teste e diagnóstico de interfaces utilizando FPGA com reprogramação dinâmica e software embarcado para o Espectrômetro Digital de Ressonância Magnética da CIERMag (Mestrado Profissionalizante). Universidade de São Paulo, São Carlos. Recuperado de https://www.teses.usp.br/teses/disponiveis/55/55137/tde-09112020-183839/
NLM
Batista JC. Teste e diagnóstico de interfaces utilizando FPGA com reprogramação dinâmica e software embarcado para o Espectrômetro Digital de Ressonância Magnética da CIERMag [Internet]. 2020 ;[citado 2025 jun. 30 ] Available from: https://www.teses.usp.br/teses/disponiveis/55/55137/tde-09112020-183839/
Vancouver
Batista JC. Teste e diagnóstico de interfaces utilizando FPGA com reprogramação dinâmica e software embarcado para o Espectrômetro Digital de Ressonância Magnética da CIERMag [Internet]. 2020 ;[citado 2025 jun. 30 ] Available from: https://www.teses.usp.br/teses/disponiveis/55/55137/tde-09112020-183839/
Trabalho de evento-resumo
Lina: timing-constrained high-level synthesis performance estimator for fast DSE (2019)
Perina, André Bannwart ; Becker, Jürgen ; Bonato, Vanderlei
Fonte: Proceedings. Nome do evento: International Conference on Field-Programmable Technology - ICFPT. Unidade: ICMC
Assuntos: CIRCUITOS FPGA, BENCHMARKS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PERINA, André Bannwart e BECKER, Jürgen e BONATO, Vanderlei. Lina: timing-constrained high-level synthesis performance estimator for fast DSE. 2019, Anais.. Los Alamitos: IEEE, 2019. Disponível em: https://doi.org/10.1109/ICFPT47387.2019.00063. Acesso em: 30 jun. 2025.
APA
Perina, A. B., Becker, J., & Bonato, V. (2019). Lina: timing-constrained high-level synthesis performance estimator for fast DSE. In Proceedings. Los Alamitos: IEEE. doi:10.1109/ICFPT47387.2019.00063
NLM
Perina AB, Becker J, Bonato V. Lina: timing-constrained high-level synthesis performance estimator for fast DSE [Internet]. Proceedings. 2019 ;[citado 2025 jun. 30 ] Available from: https://doi.org/10.1109/ICFPT47387.2019.00063
Vancouver
Perina AB, Becker J, Bonato V. Lina: timing-constrained high-level synthesis performance estimator for fast DSE [Internet]. Proceedings. 2019 ;[citado 2025 jun. 30 ] Available from: https://doi.org/10.1109/ICFPT47387.2019.00063
Artigo de periodico
Scaling up modulo scheduling for high-level synthesis (2019)
Rosa, Leandro de Souza; Bouganis, Christos-Savvas; Bonato, Vanderlei
Fonte: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. Unidade: ICMC
Assuntos: CIRCUITOS FPGA, ALGORITMOS GENÉTICOS, COMPUTAÇÃO RECONFIGURÁVEL, ALGORITMOS DE SCHEDULING, SCHEDULING
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROSA, Leandro de Souza e BOUGANIS, Christos-Savvas e BONATO, Vanderlei. Scaling up modulo scheduling for high-level synthesis. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, v. 38, n. 5, p. 912-925, 2019Tradução . . Disponível em: https://doi.org/10.1109/TCAD.2018.2834440. Acesso em: 30 jun. 2025.
APA
Rosa, L. de S., Bouganis, C. -S., & Bonato, V. (2019). Scaling up modulo scheduling for high-level synthesis. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 38( 5), 912-925. doi:10.1109/TCAD.2018.2834440
NLM
Rosa L de S, Bouganis C-S, Bonato V. Scaling up modulo scheduling for high-level synthesis [Internet]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2019 ; 38( 5): 912-925.[citado 2025 jun. 30 ] Available from: https://doi.org/10.1109/TCAD.2018.2834440
Vancouver
Rosa L de S, Bouganis C-S, Bonato V. Scaling up modulo scheduling for high-level synthesis [Internet]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2019 ; 38( 5): 912-925.[citado 2025 jun. 30 ] Available from: https://doi.org/10.1109/TCAD.2018.2834440
Tese (Doutorado)
Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA (2018)
Sousa, Miguel Angelo de Abreu de; Del Moral Hernandez, Emilio (Orientador)
Unidade: EP
Assuntos: CIRCUITOS FPGA, REDES NEURAIS, RECONHECIMENTO DE PADRÕES, PROCESSAMENTO DE IMAGENS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUSA, Miguel Angelo de Abreu de. Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA. 2018. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2018. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-06092018-091449/. Acesso em: 30 jun. 2025.
APA
Sousa, M. A. de A. de. (2018). Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3142/tde-06092018-091449/
NLM
Sousa MA de A de. Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA [Internet]. 2018 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-06092018-091449/
Vancouver
Sousa MA de A de. Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA [Internet]. 2018 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-06092018-091449/
Dissertação (Mestrado)
Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética (2017)
Martins, Tiago Amaro; Schiabel, Homero (Orientador)
Unidade: EESC
Assuntos: ESPECTROMETRIA, CIRCUITOS FPGA, RESSONÂNCIA MAGNÉTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MARTINS, Tiago Amaro. Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética. 2017. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-13122018-134548/. Acesso em: 30 jun. 2025.
APA
Martins, T. A. (2017). Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18152/tde-13122018-134548/
NLM
Martins TA. Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética [Internet]. 2017 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-13122018-134548/
Vancouver
Martins TA. Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética [Internet]. 2017 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-13122018-134548/
Trabalho de evento
FPGA implementation of robust array kalman filter based on givens rotation (2017)
Narasimhappa, Mundla; Terra, Marco Henrique ; Montanari, Raphael; Guizilini, Vitor C.
Fonte: Anais. Nome do evento: Simpósio Brasileiro de Automação Inteligente - SBAI. Unidade: EESC
Assuntos: CIRCUITOS FPGA, FILTROS DE KALMAN, AUTOMAÇÃO INDUSTRIAL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
NARASIMHAPPA, Mundla et al. FPGA implementation of robust array kalman filter based on givens rotation. 2017, Anais.. Campinas, SP: SBA, 2017. . Acesso em: 30 jun. 2025.
APA
Narasimhappa, M., Terra, M. H., Montanari, R., & Guizilini, V. C. (2017). FPGA implementation of robust array kalman filter based on givens rotation. In Anais. Campinas, SP: SBA.
NLM
Narasimhappa M, Terra MH, Montanari R, Guizilini VC. FPGA implementation of robust array kalman filter based on givens rotation. Anais. 2017 ;[citado 2025 jun. 30 ]
Vancouver
Narasimhappa M, Terra MH, Montanari R, Guizilini VC. FPGA implementation of robust array kalman filter based on givens rotation. Anais. 2017 ;[citado 2025 jun. 30 ]
Tese (Doutorado)
Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware (2017)
Gois, Marcilyanne Moreira; London Junior, João Bosco Augusto (Orientador) ; Bonato, Vanderlei (coorient)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, HARDWARE, REDES DE DISTRIBUIÇÃO DE ENERGIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GOIS, Marcilyanne Moreira. Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware. 2017. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-23052018-084132/. Acesso em: 30 jun. 2025.
APA
Gois, M. M. (2017). Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18154/tde-23052018-084132/
NLM
Gois MM. Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware [Internet]. 2017 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-23052018-084132/
Vancouver
Gois MM. Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware [Internet]. 2017 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-23052018-084132/
Dissertação (Mestrado)
Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA (2016)
Chaves, Mario Henrique; Tatizawa, Hédio (Orientador)
Unidade: IEE
Assuntos: COMBUSTÍVEIS, CIRCUITOS FPGA, MOTORES DE COMBUSTÃO INTERNA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CHAVES, Mario Henrique. Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA. 2016. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/106/106131/tde-11082016-182039/. Acesso em: 30 jun. 2025.
APA
Chaves, M. H. (2016). Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/106/106131/tde-11082016-182039/
NLM
Chaves MH. Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA [Internet]. 2016 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/106/106131/tde-11082016-182039/
Vancouver
Chaves MH. Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA [Internet]. 2016 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/106/106131/tde-11082016-182039/
Dissertação (Mestrado)
Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA (2015)
Rotava, Lucas; Rodrigues, Evandro Luis Linhari (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, ALGORITMOS, PROCESSAMENTO DE IMAGENS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROTAVA, Lucas. Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA. 2015. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-21012016-143940/. Acesso em: 30 jun. 2025.
APA
Rotava, L. (2015). Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18152/tde-21012016-143940/
NLM
Rotava L. Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA [Internet]. 2015 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-21012016-143940/
Vancouver
Rotava L. Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA [Internet]. 2015 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-21012016-143940/
Dissertação (Mestrado)
Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo (2015)
Marsolla, Rafael; Coury, Denis Vinicius (Orientador)
Unidade: EESC
Assuntos: TEMPO-REAL, LINUX, CIRCUITOS FPGA, SISTEMAS ELÉTRICOS DE POTÊNCIA, ALGORITMOS GENÉTICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MARSOLLA, Rafael. Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo. 2015. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-02062015-151039/. Acesso em: 30 jun. 2025.
APA
Marsolla, R. (2015). Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18154/tde-02062015-151039/
NLM
Marsolla R. Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo [Internet]. 2015 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-02062015-151039/
Vancouver
Marsolla R. Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo [Internet]. 2015 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-02062015-151039/
Dissertação (Mestrado)
DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado (2014)
Villegas Castillo, Ernesto Cristopher; Wang, Jiang Chau (Orientador)
Unidade: EP
Assuntos: CIRCUITOS FPGA, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VILLEGAS CASTILLO, Ernesto Cristopher. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado. 2014. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/. Acesso em: 30 jun. 2025.
APA
Villegas Castillo, E. C. (2014). DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/
NLM
Villegas Castillo EC. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado [Internet]. 2014 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/
Vancouver
Villegas Castillo EC. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado [Internet]. 2014 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/
Dissertação (Mestrado)
Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA (2014)
Santos, Daniela de Souza; Salcedo, Walter Jaimes (Orientador)
Unidade: EP
Assuntos: PROCESSAMENTO DE SINAIS, SENSORES QUÍMICOS, CIRCUITOS FPGA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SANTOS, Daniela de Souza. Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA. 2014. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-153603/. Acesso em: 30 jun. 2025.
APA
Santos, D. de S. (2014). Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-153603/
NLM
Santos D de S. Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA [Internet]. 2014 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-153603/
Vancouver
Santos D de S. Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA [Internet]. 2014 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-153603/
Trabalho de evento
Navigation control in FPGA for a differential-drive mobile robot (2013)
Baquero Velasquez, Andres Eduardo; Borrero Guerrero, Henry; Argote Pedraza, Ingrid Lorena; Magalhães, Daniel Varela ; Becker, Marcelo ; Caurin, Glauco Augusto de Paula
Nome do evento: International Conference on Advanced Robotics - ICAR. Unidade: EESC
Assuntos: CIRCUITOS FPGA, ROBÔS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BAQUERO VELASQUEZ, Andres Eduardo et al. Navigation control in FPGA for a differential-drive mobile robot. 2013, Anais.. New York, NY: IEEE, 2013. Disponível em: https://doi.org/10.1109/ICAR.2013.6766532. Acesso em: 30 jun. 2025.
APA
Baquero Velasquez, A. E., Borrero Guerrero, H., Argote Pedraza, I. L., Magalhães, D. V., Becker, M., & Caurin, G. A. de P. (2013). Navigation control in FPGA for a differential-drive mobile robot. In . New York, NY: IEEE. doi:10.1109/ICAR.2013.6766532
NLM
Baquero Velasquez AE, Borrero Guerrero H, Argote Pedraza IL, Magalhães DV, Becker M, Caurin GA de P. Navigation control in FPGA for a differential-drive mobile robot [Internet]. 2013 ;[citado 2025 jun. 30 ] Available from: https://doi.org/10.1109/ICAR.2013.6766532
Vancouver
Baquero Velasquez AE, Borrero Guerrero H, Argote Pedraza IL, Magalhães DV, Becker M, Caurin GA de P. Navigation control in FPGA for a differential-drive mobile robot [Internet]. 2013 ;[citado 2025 jun. 30 ] Available from: https://doi.org/10.1109/ICAR.2013.6766532
Trabalho de evento
Eletrônica embarcada (FPGA) aplicada a processamento de imagens agrícolas (2013)
Bernardi, Rodrigo das Neves; Lulio, Luciano Cássio; Tronco, Mario Luiz
Fonte: Anais. Nome do evento: Congresso Nacional de Iniciação Científica CONIC-SEMESP. Unidades: EESC, ICMC
Assuntos: SISTEMAS EMBUTIDOS, CIRCUITOS FPGA, PROCESSAMENTO DE IMAGENS, AGRICULTURA, ENGENHARIA MECÂNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BERNARDI, Rodrigo das Neves e LULIO, Luciano Cássio e TRONCO, Mario Luiz. Eletrônica embarcada (FPGA) aplicada a processamento de imagens agrícolas. 2013, Anais.. Campinas, SP: SEMESP, 2013. Disponível em: https://repositorio.usp.br/directbitstream/61e08461-fc43-4791-a093-a8e45dfa6ea4/OK___trabalho%2028%20-%20Eletr%C3%B4nica%20embarcada%20%28FPGA%29%20aplicada%20ao%20processamento%20de%20imagens%20agr%C3%ADcolas%20%28CONIC%202013%29.pdf. Acesso em: 30 jun. 2025.
APA
Bernardi, R. das N., Lulio, L. C., & Tronco, M. L. (2013). Eletrônica embarcada (FPGA) aplicada a processamento de imagens agrícolas. In Anais. Campinas, SP: SEMESP. Recuperado de https://repositorio.usp.br/directbitstream/61e08461-fc43-4791-a093-a8e45dfa6ea4/OK___trabalho%2028%20-%20Eletr%C3%B4nica%20embarcada%20%28FPGA%29%20aplicada%20ao%20processamento%20de%20imagens%20agr%C3%ADcolas%20%28CONIC%202013%29.pdf
NLM
Bernardi R das N, Lulio LC, Tronco ML. Eletrônica embarcada (FPGA) aplicada a processamento de imagens agrícolas [Internet]. Anais. 2013 ;[citado 2025 jun. 30 ] Available from: https://repositorio.usp.br/directbitstream/61e08461-fc43-4791-a093-a8e45dfa6ea4/OK___trabalho%2028%20-%20Eletr%C3%B4nica%20embarcada%20%28FPGA%29%20aplicada%20ao%20processamento%20de%20imagens%20agr%C3%ADcolas%20%28CONIC%202013%29.pdf
Vancouver
Bernardi R das N, Lulio LC, Tronco ML. Eletrônica embarcada (FPGA) aplicada a processamento de imagens agrícolas [Internet]. Anais. 2013 ;[citado 2025 jun. 30 ] Available from: https://repositorio.usp.br/directbitstream/61e08461-fc43-4791-a093-a8e45dfa6ea4/OK___trabalho%2028%20-%20Eletr%C3%B4nica%20embarcada%20%28FPGA%29%20aplicada%20ao%20processamento%20de%20imagens%20agr%C3%ADcolas%20%28CONIC%202013%29.pdf
Tese (Doutorado)
Plataforma de co-emulação de falhas em circuitos integrados (2011)
Corso Sarmiento, Jorge Arturo; Ramírez Fernandez, Francisco Javier (Orientador)
Unidade: EP
Assuntos: CAD, CIRCUITOS INTEGRADOS, CIRCUITOS FPGA, ARQUITETURA RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CORSO SARMIENTO, Jorge Arturo. Plataforma de co-emulação de falhas em circuitos integrados. 2011. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/. Acesso em: 30 jun. 2025.
APA
Corso Sarmiento, J. A. (2011). Plataforma de co-emulação de falhas em circuitos integrados (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/
NLM
Corso Sarmiento JA. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/
Vancouver
Corso Sarmiento JA. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/
Trabalho de evento
Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S (2011)
Silva, Gabriel Santos da; Luppe, Maximiliam
Fonte: Proceedings of the 2011 VII Designer Forum. Nome do evento: Designer Forum. Unidade: EESC
Assuntos: CIRCUITOS INTEGRADOS, CIRCUITOS FPGA, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Gabriel Santos da e LUPPE, Maximiliam. Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S. 2011, Anais.. Córdoba, Argentina: Universidad Nacional de Córdoba, 2011. Disponível em: https://repositorio.usp.br/directbitstream/5a7e29d9-51c9-417f-bab5-3eafba1e29ea/procDF.pdf. Acesso em: 30 jun. 2025.
APA
Silva, G. S. da, & Luppe, M. (2011). Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S. In Proceedings of the 2011 VII Designer Forum. Córdoba, Argentina: Universidad Nacional de Córdoba. Recuperado de https://repositorio.usp.br/directbitstream/5a7e29d9-51c9-417f-bab5-3eafba1e29ea/procDF.pdf
NLM
Silva GS da, Luppe M. Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S [Internet]. Proceedings of the 2011 VII Designer Forum. 2011 ;[citado 2025 jun. 30 ] Available from: https://repositorio.usp.br/directbitstream/5a7e29d9-51c9-417f-bab5-3eafba1e29ea/procDF.pdf
Vancouver
Silva GS da, Luppe M. Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S [Internet]. Proceedings of the 2011 VII Designer Forum. 2011 ;[citado 2025 jun. 30 ] Available from: https://repositorio.usp.br/directbitstream/5a7e29d9-51c9-417f-bab5-3eafba1e29ea/procDF.pdf
Dissertação (Mestrado)
Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) (2010)
Gomes Filho, Jonas; Wang, Jiang Chau (Orientador)
Unidade: EP
Assuntos: ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA, INTELIGÊNCIA ARTIFICIAL, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GOMES FILHO, Jonas. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM). 2010. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/. Acesso em: 30 jun. 2025.
APA
Gomes Filho, J. (2010). Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
NLM
Gomes Filho J. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
Vancouver
Gomes Filho J. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;[citado 2025 jun. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/

Unidades USP

ReP

Filtros

Autores

Autores USP

Ano de publicação

Assuntos

Título da fonte

Nome do evento

Agência de fomento

Afiliação dos autores externos não normalizada

Área de concentração