Tese

Plataforma de co-emulação de falhas em circuitos integrados (2011)

• Authors:
  • Corso Sarmiento, Jorge Arturo
  • Ramírez Fernandez, Francisco Javier (Orientador)
• Autor USP: SARMIENTO, JORGE ARTURO CORSO - EP
• Unidade: EP
• Sigla do Departamento: PSI
• Subjects: CAD; CIRCUITOS INTEGRADOS; CIRCUITOS FPGA; ARQUITETURA RECONFIGURÁVEL
• Language: Português
• Abstract: Este trabalho apresenta uma plataforma e uma técnica para o melhoramento da eficiência da graduação de falhas “stuck-at” de padrões de teste através do uso de co-emulação de hardware. Os fabricantes de Circuitos Integrados continuamente buscam novas formas de testar seus dispositivos com o intuito de distribuir partes em defeitos aos seus clientes. “Scan” é uma técnica bem conhecida que consegue alta cobertura de falhas com eficiência. As demandas por novos recursos motivam a criação de sistemas complexos que fazem uso de uma mistura de blocos analógicos e digitais com uma interface de comunicação, difícil de ser coberta pelos padrões de “scan”. Adicionalmente, a lógica que configura o chip para cada um dos diferentes modos de operação, algumas interfaces com circuitos de teste de memória (BIST), divisores ou geradores de “clocks” assíncronos, entre outros, são exemplos de circuitos que se encontram bloqueados em “scan” ou possuem poucos pontos de observação/controle. Este trabalho descreve uma plataforma baseada em FPGA que usa modelos heterogêneos para co-emular blocos digitais, analógicos e de memória para a graduação de padrões em sistemas complexos. Adicionalmente se introduziu quatro tipos de modelos que podem ser usados no FPGA, e os resultados de aplicar a técnica de co-emulação de falhas em alguns circuitos de benchmark incluindo ISCAS89, um conversor análogo digital, portos configuráveis de entrada/saída e um controlador de memória.
• Imprenta:
  • Publisher place: São Paulo
  • Date published: 2011
• Data da defesa: 28.01.2011


---

How to cite

A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

• ABNT

  CORSO SARMIENTO, Jorge Arturo. Plataforma de co-emulação de falhas em circuitos integrados. 2011. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/. Acesso em: 18 abr. 2024.

• APA

  Corso Sarmiento, J. A. (2011). Plataforma de co-emulação de falhas em circuitos integrados (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/

• NLM

  Corso Sarmiento JA. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;[citado 2024 abr. 18 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/

• Vancouver

  Corso Sarmiento JA. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;[citado 2024 abr. 18 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/

Últimas obras dos mesmos autores vinculados com a USP cadastradas na BDPI:

• Sistema reconfigurável de diagnóstico remoto