Dynamic function exchange in FPGA to redefine RISC-V multicore architectures at runtime (2025)
- Authors:
- Autor USP: BONATO, VANDERLEI - ICMC
- Unidade: ICMC
- DOI: 10.1007/978-3-031-87995-1_14
- Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES; HARDWARE
- Keywords: DFX; RISC-V; Multicore
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Source:
- Título: Lecture Notes in Computer Science - LNCS
- ISSN: 1611-3349
- Volume/Número/Paginação/Ano: v. 15594, p. 233-243, 2025
- Conference titles: International Symposium on Applied Reconfigurable Computing - ARC
- Este artigo NÃO possui versão em acesso aberto
-
Status: Nenhuma versão em acesso aberto identificada -
ABNT
ALVES, Téo Sobrino e BONATO, Vanderlei. Dynamic function exchange in FPGA to redefine RISC-V multicore architectures at runtime. Lecture Notes in Computer Science - LNCS. Cham: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo. Disponível em: https://doi.org/10.1007/978-3-031-87995-1_14. Acesso em: 15 mar. 2026. , 2025 -
APA
Alves, T. S., & Bonato, V. (2025). Dynamic function exchange in FPGA to redefine RISC-V multicore architectures at runtime. Lecture Notes in Computer Science - LNCS. Cham: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo. doi:10.1007/978-3-031-87995-1_14 -
NLM
Alves TS, Bonato V. Dynamic function exchange in FPGA to redefine RISC-V multicore architectures at runtime [Internet]. Lecture Notes in Computer Science - LNCS. 2025 ; 15594 233-243.[citado 2026 mar. 15 ] Available from: https://doi.org/10.1007/978-3-031-87995-1_14 -
Vancouver
Alves TS, Bonato V. Dynamic function exchange in FPGA to redefine RISC-V multicore architectures at runtime [Internet]. Lecture Notes in Computer Science - LNCS. 2025 ; 15594 233-243.[citado 2026 mar. 15 ] Available from: https://doi.org/10.1007/978-3-031-87995-1_14 - Designing FPGA-based embedded systems with MARTE: a PIM to PSM converter
- LALPC: exploiting parallelism from FPGAS using C language
- Run-time cache configuration for the LEON-3 embedded processor
- Special issue on applied reconfigurable computing [Editorial]
- Scaling up modulo scheduling for high-level synthesis
- Designing embedded systems with MARTE: a PIM to PSM converter
- Applied Reconfigurable Computing
- Modelagem, otimização e prototipação de sistemas embarcados em FPGA
- A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA
- NovaCORE vFPGA: virtualização e reconfiguração instantânea
Informações sobre a disponibilidade de versões do artigo em acesso aberto coletadas automaticamente via oaDOI API (Unpaywall).
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
3245320.pdf |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
