A FAST hardware decoder optimized for template features to obtain order book Data in low latency (2023)
- Authors:
- USP affiliated authors: BONATO, VANDERLEI - ICMC ; OLIVEIRA, CAIO CÉSAR DE SOUSA - EESC
- Unidades: ICMC; EESC
- DOI: 10.1007/s11265-023-01850-2
- Subjects: HARDWARE; ANÁLISE DE DADOS
- Keywords: FPGA; FIX/FAST Decoder; HFT
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Source:
- Título: Journal of Signal Processing Systems
- ISSN: 1939-8018
- Volume/Número/Paginação/Ano: v. 95, p. 559-567, 2023
- Status:
- Nenhuma versão em acesso aberto identificada
-
ABNT
OLIVEIRA, Caio C. S e BONATO, Vanderlei. A FAST hardware decoder optimized for template features to obtain order book Data in low latency. Journal of Signal Processing Systems, v. 95, p. 559-567, 2023Tradução . . Disponível em: https://doi.org/10.1007/s11265-023-01850-2. Acesso em: 11 abr. 2026. -
APA
Oliveira, C. C. S., & Bonato, V. (2023). A FAST hardware decoder optimized for template features to obtain order book Data in low latency. Journal of Signal Processing Systems, 95, 559-567. doi:10.1007/s11265-023-01850-2 -
NLM
Oliveira CCS, Bonato V. A FAST hardware decoder optimized for template features to obtain order book Data in low latency [Internet]. Journal of Signal Processing Systems. 2023 ; 95 559-567.[citado 2026 abr. 11 ] Available from: https://doi.org/10.1007/s11265-023-01850-2 -
Vancouver
Oliveira CCS, Bonato V. A FAST hardware decoder optimized for template features to obtain order book Data in low latency [Internet]. Journal of Signal Processing Systems. 2023 ; 95 559-567.[citado 2026 abr. 11 ] Available from: https://doi.org/10.1007/s11265-023-01850-2 - Designing FPGA-based embedded systems with MARTE: a PIM to PSM converter
- LALPC: exploiting parallelism from FPGAS using C language
- Run-time cache configuration for the LEON-3 embedded processor
- Special issue on applied reconfigurable computing [Editorial]
- Scaling up modulo scheduling for high-level synthesis
- Designing embedded systems with MARTE: a PIM to PSM converter
- Applied Reconfigurable Computing
- Modelagem, otimização e prototipação de sistemas embarcados em FPGA
- A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA
- NovaCORE vFPGA: virtualização e reconfiguração instantânea
Informações sobre a disponibilidade de versões do artigo em acesso aberto coletadas automaticamente via oaDOI API (Unpaywall).
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
s11265-023-01850-2.pdf | Direct link |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
