Class-specific early exit design methodology for convolutional neural networks (2021)
- Authors:
- Autor USP: BONATO, VANDERLEI - ICMC
- Unidade: ICMC
- DOI: 10.1016/j.asoc.2021.107316
- Subjects: HARDWARE; INFERÊNCIA; CONSUMO DE ENERGIA ELÉTRICA
- Keywords: Early exit; Accuracy preservation; Target class; CNN
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Source:
- Título: Applied Soft Computing Journal
- ISSN: 1568-4946
- Volume/Número/Paginação/Ano: v. 107, p. 1-12, 2021
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
BONATO, Vanderlei e BOUGANIS, Christos-Savvas. Class-specific early exit design methodology for convolutional neural networks. Applied Soft Computing Journal, v. 107, p. 1-12, 2021Tradução . . Disponível em: https://doi.org/10.1016/j.asoc.2021.107316. Acesso em: 29 dez. 2025. -
APA
Bonato, V., & Bouganis, C. -S. (2021). Class-specific early exit design methodology for convolutional neural networks. Applied Soft Computing Journal, 107, 1-12. doi:10.1016/j.asoc.2021.107316 -
NLM
Bonato V, Bouganis C-S. Class-specific early exit design methodology for convolutional neural networks [Internet]. Applied Soft Computing Journal. 2021 ; 107 1-12.[citado 2025 dez. 29 ] Available from: https://doi.org/10.1016/j.asoc.2021.107316 -
Vancouver
Bonato V, Bouganis C-S. Class-specific early exit design methodology for convolutional neural networks [Internet]. Applied Soft Computing Journal. 2021 ; 107 1-12.[citado 2025 dez. 29 ] Available from: https://doi.org/10.1016/j.asoc.2021.107316 - A tool to support Bluespec SystemVerilog coding based on UML diagrams
- A method to convert floating to fixed-point EKF-SLAM for embedded robotics
- A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA
- Integrando o MetaTrader5 com aceleradores FPGA via OpenCL named pipes
- Um framework para agrupar funções com base no comportamento da comunicação de dados em plataformas multiprocessadas
- Proposta de uma arquitetura de hardware em FPGA implementada para SLAM com multi-câmeras aplicada à robótica móvel
- Efficient number of functional units and loop pipeline design Space exploration for high-level synthesis
- Power/performance optimization in FPGA-based asymmetric multi-core systems
- Reducing the overall cache miss rate using different cache sizes for heterogeneous multi-core processors
- Parameterizable ethernet network-on-chip architecture on FPGA
Informações sobre o DOI: 10.1016/j.asoc.2021.107316 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
3028740.pdf |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
