Um framework para agrupar funções com base no comportamento da comunicação de dados em plataformas multiprocessadas (2018)
- Authors:
- Autor USP: BONATO, VANDERLEI - ICMC
- Unidade: ICMC
- Subjects: ANÁLISE DE DESEMPENHO; REDES E COMUNICAÇÃO DE DADOS; SISTEMAS EMBUTIDOS
- Language: Português
- Imprenta:
- Publisher: SBC
- Publisher place: Porto Alegre
- Date published: 2018
- Source:
- Título: Anais
- Conference titles: Workshop em Computação Heterogênea - WCH
-
ABNT
SANTOS, Rafael R e BONATO, Vanderlei. Um framework para agrupar funções com base no comportamento da comunicação de dados em plataformas multiprocessadas. 2018, Anais.. Porto Alegre: SBC, 2018. Disponível em: http://www2.sbc.org.br/wscad/current/anais/main-wscad-wch.pdf. Acesso em: 28 dez. 2025. -
APA
Santos, R. R., & Bonato, V. (2018). Um framework para agrupar funções com base no comportamento da comunicação de dados em plataformas multiprocessadas. In Anais. Porto Alegre: SBC. Recuperado de http://www2.sbc.org.br/wscad/current/anais/main-wscad-wch.pdf -
NLM
Santos RR, Bonato V. Um framework para agrupar funções com base no comportamento da comunicação de dados em plataformas multiprocessadas [Internet]. Anais. 2018 ;[citado 2025 dez. 28 ] Available from: http://www2.sbc.org.br/wscad/current/anais/main-wscad-wch.pdf -
Vancouver
Santos RR, Bonato V. Um framework para agrupar funções com base no comportamento da comunicação de dados em plataformas multiprocessadas [Internet]. Anais. 2018 ;[citado 2025 dez. 28 ] Available from: http://www2.sbc.org.br/wscad/current/anais/main-wscad-wch.pdf - A tool to support Bluespec SystemVerilog coding based on UML diagrams
- A method to convert floating to fixed-point EKF-SLAM for embedded robotics
- A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA
- Integrando o MetaTrader5 com aceleradores FPGA via OpenCL named pipes
- Proposta de uma arquitetura de hardware em FPGA implementada para SLAM com multi-câmeras aplicada à robótica móvel
- Class-specific early exit design methodology for convolutional neural networks
- Efficient number of functional units and loop pipeline design Space exploration for high-level synthesis
- Power/performance optimization in FPGA-based asymmetric multi-core systems
- Reducing the overall cache miss rate using different cache sizes for heterogeneous multi-core processors
- Parameterizable ethernet network-on-chip architecture on FPGA
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
