Integrando o MetaTrader5 com aceleradores FPGA via OpenCL named pipes (2018)
- Authors:
- Autor USP: BONATO, VANDERLEI - ICMC
- Unidade: ICMC
- Subjects: MERCADO FINANCEIRO; SISTEMAS EMBUTIDOS; SOFTWARES; BOLSA DE VALORES
- Language: Português
- Imprenta:
- Publisher: SBC
- Publisher place: Porto Alegre
- Date published: 2018
- Source:
- Título do periódico: Anais
- Conference titles: Workshop em Computação Heterogênea - WCH
-
ABNT
COSTA, Cláudio R e ROSA, Leandro de Souza e BONATO, Vanderlei. Integrando o MetaTrader5 com aceleradores FPGA via OpenCL named pipes. 2018, Anais.. Porto Alegre: SBC, 2018. Disponível em: http://www2.sbc.org.br/wscad/current/anais/main-wscad-wch.pdf. Acesso em: 11 maio 2024. -
APA
Costa, C. R., Rosa, L. de S., & Bonato, V. (2018). Integrando o MetaTrader5 com aceleradores FPGA via OpenCL named pipes. In Anais. Porto Alegre: SBC. Recuperado de http://www2.sbc.org.br/wscad/current/anais/main-wscad-wch.pdf -
NLM
Costa CR, Rosa L de S, Bonato V. Integrando o MetaTrader5 com aceleradores FPGA via OpenCL named pipes [Internet]. Anais. 2018 ;[citado 2024 maio 11 ] Available from: http://www2.sbc.org.br/wscad/current/anais/main-wscad-wch.pdf -
Vancouver
Costa CR, Rosa L de S, Bonato V. Integrando o MetaTrader5 com aceleradores FPGA via OpenCL named pipes [Internet]. Anais. 2018 ;[citado 2024 maio 11 ] Available from: http://www2.sbc.org.br/wscad/current/anais/main-wscad-wch.pdf - Projeto de um módulo de aquisição e pré-processamento de imagem colorida baseado em computação reconfigurável e aplicado a robôs móveis
- Designing embedded systems with MARTE: a PIM to PSM converter
- Applied Reconfigurable Computing
- Modelagem, otimização e prototipação de sistemas embarcados em FPGA
- A tool to support Bluespec SystemVerilog coding based on UML diagrams
- A method to convert floating to fixed-point EKF-SLAM for embedded robotics
- Power/performance optimization in FPGA-based asymmetric multi-core systems
- Reducing the overall cache miss rate using different cache sizes for heterogeneous multi-core processors
- Parameterizable ethernet network-on-chip architecture on FPGA
- Proposta de uma arquitetura de hardware em FPGA implementada para SLAM com multi-câmeras aplicada à robótica móvel
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas