Parameterizable ethernet network-on-chip architecture on FPGA

Parameterizable ethernet network-on-chip architecture on FPGA (2015)

Autores:
Autor USP: BONATO, VANDERLEI - ICMC
Unidade: ICMC
DOI: 10.1109/DSD.2015.101
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL; SISTEMAS EMBUTIDOS; COMPUTAÇÃO EVOLUTIVA; ROBÓTICA
Palavras-chave do autor: Network-on-Chip; Ethernet; FPGA
Idioma: Inglês
Imprenta:
- Editora: IEEE
- Local: Los Alamitos, CA
- Data de publicação: 2015
Fonte:
- Título do periódico: Proceedings
Nome do evento: Euromicro Conference on Digital System Design - DSD

Informações sobre o DOI: 10.1109/DSD.2015.101 (Fonte: oaDOI API)

A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

ABNT

CUNHA JUNIOR, Helio Fernandes da e SILVA, Bruno de Abreu e BONATO, Vanderlei. Parameterizable ethernet network-on-chip architecture on FPGA. 2015, Anais.. Los Alamitos, CA: IEEE, 2015. Disponível em: https://doi.org/10.1109/DSD.2015.101. Acesso em: 24 set. 2024.
APA

Cunha Junior, H. F. da, Silva, B. de A., & Bonato, V. (2015). Parameterizable ethernet network-on-chip architecture on FPGA. In Proceedings. Los Alamitos, CA: IEEE. doi:10.1109/DSD.2015.101
NLM

Cunha Junior HF da, Silva B de A, Bonato V. Parameterizable ethernet network-on-chip architecture on FPGA [Internet]. Proceedings. 2015 ;[citado 2024 set. 24 ] Available from: https://doi.org/10.1109/DSD.2015.101
Vancouver

Cunha Junior HF da, Silva B de A, Bonato V. Parameterizable ethernet network-on-chip architecture on FPGA [Internet]. Proceedings. 2015 ;[citado 2024 set. 24 ] Available from: https://doi.org/10.1109/DSD.2015.101