Accelerating floating-point to fixed-point data type conversion with evolutionary algorithms (2015)
- Authors:
- USP affiliated authors: TOLEDO, CLÁUDIO FABIANO MOTTA - ICMC ; BONATO, VANDERLEI - ICMC
- Unidade: ICMC
- DOI: 10.1049/el.2014.3791
- Subjects: SISTEMAS EMBUTIDOS; COMPUTAÇÃO EVOLUTIVA; ROBÓTICA
- Language: Inglês
- Imprenta:
- Publisher: IET
- Publisher place: Stevenage, UK
- Date published: 2015
- Source:
- Título do periódico: Electronics Letters
- ISSN: 0013-5194
- Volume/Número/Paginação/Ano: v. 51, n. 3, p. 244-246, Fev. 2015
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
ROSA, Leandro de Souza; TOLEDO, Claudio Fabiano Motta; BONATO, Vanderlei. Accelerating floating-point to fixed-point data type conversion with evolutionary algorithms. Electronics Letters, Stevenage, UK, IET, v. Fe 2015, n. 3, p. 244-246, 2015. Disponível em: < http://dx.doi.org/10.1049/el.2014.3791 > DOI: 10.1049/el.2014.3791. -
APA
Rosa, L. de S., Toledo, C. F. M., & Bonato, V. (2015). Accelerating floating-point to fixed-point data type conversion with evolutionary algorithms. Electronics Letters, Fe 2015( 3), 244-246. doi:10.1049/el.2014.3791 -
NLM
Rosa L de S, Toledo CFM, Bonato V. Accelerating floating-point to fixed-point data type conversion with evolutionary algorithms [Internet]. Electronics Letters. 2015 ; Fe 2015( 3): 244-246.Available from: http://dx.doi.org/10.1049/el.2014.3791 -
Vancouver
Rosa L de S, Toledo CFM, Bonato V. Accelerating floating-point to fixed-point data type conversion with evolutionary algorithms [Internet]. Electronics Letters. 2015 ; Fe 2015( 3): 244-246.Available from: http://dx.doi.org/10.1049/el.2014.3791 - Design and analysis of evolutionary bit-length optimization algorithms for floating to fixed-point conversion
- A tool to support Bluespec SystemVerilog coding based on UML diagrams
- A method to convert floating to fixed-point EKF-SLAM for embedded robotics
- Proposta de uma arquitetura de hardware em FPGA implementada para SLAM com multi-câmeras aplicada à robótica móvel
- Integrando o MetaTrader5 com aceleradores FPGA via OpenCL named pipes
- Um framework para agrupar funções com base no comportamento da comunicação de dados em plataformas multiprocessadas
- A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA
- Reducing the overall cache miss rate using different cache sizes for heterogeneous multi-core processors
- Parameterizable ethernet network-on-chip architecture on FPGA
- Power/performance optimization in FPGA-based asymmetric multi-core systems
Informações sobre o DOI: 10.1049/el.2014.3791 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
