Accelerating floating-point to fixed-point data type conversion with evolutionary algorithms (2015)
- Authors:
- USP affiliated authors: TOLEDO, CLÁUDIO FABIANO MOTTA - ICMC ; BONATO, VANDERLEI - ICMC
- Unidade: ICMC
- DOI: 10.1049/el.2014.3791
- Subjects: SISTEMAS EMBUTIDOS; COMPUTAÇÃO EVOLUTIVA; ROBÓTICA
- Language: Inglês
- Imprenta:
- Publisher place: Stevenage, UK
- Date published: 2015
- Source:
- Título: Electronics Letters
- ISSN: 0013-5194
- Volume/Número/Paginação/Ano: v. 51, n. 3, p. 244-246, Fev. 2015
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
ROSA, Leandro de Souza e TOLEDO, Claudio Fabiano Motta e BONATO, Vanderlei. Accelerating floating-point to fixed-point data type conversion with evolutionary algorithms. Electronics Letters, v. Fe 2015, n. 3, p. 244-246, 2015Tradução . . Disponível em: https://doi.org/10.1049/el.2014.3791. Acesso em: 12 fev. 2026. -
APA
Rosa, L. de S., Toledo, C. F. M., & Bonato, V. (2015). Accelerating floating-point to fixed-point data type conversion with evolutionary algorithms. Electronics Letters, Fe 2015( 3), 244-246. doi:10.1049/el.2014.3791 -
NLM
Rosa L de S, Toledo CFM, Bonato V. Accelerating floating-point to fixed-point data type conversion with evolutionary algorithms [Internet]. Electronics Letters. 2015 ; Fe 2015( 3): 244-246.[citado 2026 fev. 12 ] Available from: https://doi.org/10.1049/el.2014.3791 -
Vancouver
Rosa L de S, Toledo CFM, Bonato V. Accelerating floating-point to fixed-point data type conversion with evolutionary algorithms [Internet]. Electronics Letters. 2015 ; Fe 2015( 3): 244-246.[citado 2026 fev. 12 ] Available from: https://doi.org/10.1049/el.2014.3791 - Design and analysis of evolutionary bit-length optimization algorithms for floating to fixed-point conversion
- Designing FPGA-based embedded systems with MARTE: a PIM to PSM converter
- LALPC: exploiting parallelism from FPGAS using C language
- Run-time cache configuration for the LEON-3 embedded processor
- Special issue on applied reconfigurable computing [Editorial]
- Scaling up modulo scheduling for high-level synthesis
- Designing embedded systems with MARTE: a PIM to PSM converter
- Applied Reconfigurable Computing
- Modelagem, otimização e prototipação de sistemas embarcados em FPGA
- A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA
Informações sobre o DOI: 10.1049/el.2014.3791 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
