Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology (2013)
- Authors:
- USP affiliated authors: SOARES JUNIOR, JOAO NAVARRO - EESC ; CUBAS, HEINER GROVER ALARCÓN - EESC
- Unidade: EESC
- DOI: 10.1109/LASCAS.2013.6519051
- Subjects: TELECOMUNICAÇÕES; CONVERSORES A/D E D/A
- Language: Inglês
- Imprenta:
- Publisher: IEEE
- Publisher place: Piscataway
- Date published: 2013
- Conference titles: IEEE Latin American Symposium on Circuits and Systems - LASCAS
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
ALARCON CUBAS, Heiner Grover e SOARES JUNIOR, João Navarro. Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology. 2013, Anais.. Piscataway: IEEE, 2013. Disponível em: https://doi.org/10.1109/LASCAS.2013.6519051. Acesso em: 23 abr. 2024. -
APA
Alarcon Cubas, H. G., & Soares Junior, J. N. (2013). Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology. In . Piscataway: IEEE. doi:10.1109/LASCAS.2013.6519051 -
NLM
Alarcon Cubas HG, Soares Junior JN. Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology [Internet]. 2013 ;[citado 2024 abr. 23 ] Available from: https://doi.org/10.1109/LASCAS.2013.6519051 -
Vancouver
Alarcon Cubas HG, Soares Junior JN. Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology [Internet]. 2013 ;[citado 2024 abr. 23 ] Available from: https://doi.org/10.1109/LASCAS.2013.6519051 - Top-down design for low power multi-bit sigma-delta modulator
- Projeto de um modulador sigma-delta de baixo consumo para sinais de áudio
- Técnicas para projeto de ASICs CMOS de alta velocidade
- A CMOS bandgap reference circuit with a temperature coefficient adjustment block
- Otimização de osciladores MOS por algoritmos meta-heurísticos
- Estudo dos conversores analogo-digitais de alta frequencia e implementacao de um conversor com estrutura paralela de cinco bits em CMOS
- Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade
- Otimização de circuitos CMOS por algoritmos genéticos
- Design of high speed digital circuits with E-TSPC cell library
- A power optimized decimator for sigma-delta data converters
Informações sobre o DOI: 10.1109/LASCAS.2013.6519051 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
