Geracao coletiva e compactacao de conjunto de testes em sintese logica (1993)
- Autor:
- Autor USP: CHAU, WANG JIANG - EP
- Unidade: EP
- Assunto: CIRCUITOS INTEGRADOS
- Language: Português
- Imprenta:
- Publisher: Sbc/Ufrgs
- Publisher place: Porto Alegre
- Date published: 1993
- Source:
- Título: Anais SBCCI
- Conference titles: Simposio Brasileiro de Concepcao de Circuitos Integrados
-
ABNT
WANG, Jiang Chau. Geracao coletiva e compactacao de conjunto de testes em sintese logica. 1993, Anais.. Porto Alegre: Sbc/Ufrgs, 1993. . Acesso em: 08 abr. 2026. -
APA
Wang, J. C. (1993). Geracao coletiva e compactacao de conjunto de testes em sintese logica. In Anais SBCCI. Porto Alegre: Sbc/Ufrgs. -
NLM
Wang JC. Geracao coletiva e compactacao de conjunto de testes em sintese logica. Anais SBCCI. 1993 ;[citado 2026 abr. 08 ] -
Vancouver
Wang JC. Geracao coletiva e compactacao de conjunto de testes em sintese logica. Anais SBCCI. 1993 ;[citado 2026 abr. 08 ] - Aplicacao de bdd em problemas de sintese e verificacao de logica combinatoria
- Minimizacao de maquinas de estados finitos por meio de bdds
- Estudo e análise do Open Core Protocol (OCP)
- Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S
- New method for inverse-image computation in generating the set of equivalent states
- Multilevel logic minimization and test set generation using binary decision diagrams
- Set containment and cube expansion with binary decision diagrams for logic synthesis
- Collective test generation and test set compaction
- Optimized cube expansion with binary decision diagrams and expansion graphs for logic minimization
- Modelamento estático do transistor MOS tipo de depleção de geometria grande
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
