Set containment and cube expansion with binary decision diagrams for logic synthesis (1993)
- Autor:
- Autor USP: CHAU, WANG JIANG - EP
- Unidade: EP
- Assunto: SEMICONDUTORES
- Language: Inglês
- Imprenta:
- Publisher: Sbc
- Publisher place: Florianopolis
- Date published: 1993
- Source:
- Título do periódico: Anais
- Conference titles: Seminario Integrado de Software e Hardware
-
ABNT
WANG, Jiang Chau. Set containment and cube expansion with binary decision diagrams for logic synthesis. 1993, Anais.. Florianopolis: Sbc, 1993. . Acesso em: 18 set. 2024. -
APA
Wang, J. C. (1993). Set containment and cube expansion with binary decision diagrams for logic synthesis. In Anais. Florianopolis: Sbc. -
NLM
Wang JC. Set containment and cube expansion with binary decision diagrams for logic synthesis. Anais. 1993 ;[citado 2024 set. 18 ] -
Vancouver
Wang JC. Set containment and cube expansion with binary decision diagrams for logic synthesis. Anais. 1993 ;[citado 2024 set. 18 ] - Optimized cube expansion with binary decision diagrams and expansion graphs for logic minimization
- Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S
- New method for inverse-image computation in generating the set of equivalent states
- Aplicacao de bdd em problemas de sintese e verificacao de logica combinatoria
- Minimizacao de maquinas de estados finitos por meio de bdds
- Estudo e análise do Open Core Protocol (OCP)
- Modelamento estático do transistor MOS tipo de depleção de geometria grande
- Multilevel logic minimization and test set generation using binary decision diagrams
- Geracao coletiva e compactacao de conjunto de testes em sintese logica
- Collective test generation and test set compaction
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
