Multilevel logic minimization and test set generation using binary decision diagrams (1993)
- Autor:
- Autor USP: CHAU, WANG JIANG - EP
- Unidade: EP
- Assunto: SEMICONDUTORES
- Language: Inglês
- Imprenta:
- Publisher: Case Center of Syracuse University
- Publisher place: Syracuse
- Date published: 1993
-
ABNT
WANG, Jiang Chau. Multilevel logic minimization and test set generation using binary decision diagrams. . Syracuse: Case Center of Syracuse University. . Acesso em: 24 abr. 2024. , 1993 -
APA
Wang, J. C. (1993). Multilevel logic minimization and test set generation using binary decision diagrams. Syracuse: Case Center of Syracuse University. -
NLM
Wang JC. Multilevel logic minimization and test set generation using binary decision diagrams. 1993 ;[citado 2024 abr. 24 ] -
Vancouver
Wang JC. Multilevel logic minimization and test set generation using binary decision diagrams. 1993 ;[citado 2024 abr. 24 ] - Optimized cube expansion with binary decision diagrams and expansion graphs for logic minimization
- Set containment and cube expansion with binary decision diagrams for logic synthesis
- Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S
- Estudo e análise do Open Core Protocol (OCP)
- Modelamento estático do transistor MOS tipo de depleção de geometria grande
- Geracao coletiva e compactacao de conjunto de testes em sintese logica
- Collective test generation and test set compaction
- New method for inverse-image computation in generating the set of equivalent states
- Aplicacao de bdd em problemas de sintese e verificacao de logica combinatoria
- Minimizacao de maquinas de estados finitos por meio de bdds
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas