Modelamento estático do transistor MOS tipo de depleção de geometria grande (1988)
- Authors:
- Autor USP: WANG, JIANG CHAU - EP
- Unidade: EP
- Sigla do Departamento: PEL
- Assunto: TRANSISTORES
- Language: Português
- Abstract: Neste trabalho apresentamos um modelo para o transistor MOS-tipo depleção de geometria grande. O modelo é analítico e tem como base as características físicas do dispositivo. Para a obtenção do modelo, recorremos a algumas hipóteses e aproximações, das quais destacamos a unidimensionalidade, a aproximação e nas regiões de junção e o perfil uniforme de concentração de dopantes. A partir das equações básicas e do diagrama de bandas de energia associado ao dispositivo, determinamos a tensão de limiar (VT), a tensão de saturação (VDSAT) e corrente (IDS), em função da tensão de dreno (VDS), da tensão de porta (VGS) e tensão de substrato (VBS). Verificamos a existência de cinco modos de operação do transistor do tipo depleção de acordo com as condições de carga na superfície do semicondutor: acumulação total, acumulação/depleção, depleção completa, inversão/depleção e inversão em toda a superfície do canal. Propomos modelos simples para os efeitos de segunda ordem decorrentes dos seguintes fenômenos: modulação do comprimento efetivo do canal, saturação da velocidade dos portadores e dependência da mobilidade (de superfície e de corpo) dos portadores do campo elétrico transversal. A simulação da modalidade foi estabelecida de acordo com resultados experimentais. Apresentamos um roteiro para a extração de parâmetros, desenvolvido em forma de programas adequados ao sistema automático do LME-USP (sistema HP da série 9800). Comparamos os resultados previstos pelo nosso modelo com os experimentais, para transistores de geometria e doses de implantação de arsênio, variáveis. Esta comparação foi satisfatória em geral (desvio verificando não superior a 12%) e tanto mais favorável quanto maior a profundidade do canal.
- Imprenta:
- Data da defesa: 03.03.1988
-
ABNT
WANG, Jiang Chau. Modelamento estático do transistor MOS tipo de depleção de geometria grande. 1988. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 1988. . Acesso em: 08 abr. 2026. -
APA
Wang, J. C. (1988). Modelamento estático do transistor MOS tipo de depleção de geometria grande (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. -
NLM
Wang JC. Modelamento estático do transistor MOS tipo de depleção de geometria grande. 1988 ;[citado 2026 abr. 08 ] -
Vancouver
Wang JC. Modelamento estático do transistor MOS tipo de depleção de geometria grande. 1988 ;[citado 2026 abr. 08 ] - Aplicacao de bdd em problemas de sintese e verificacao de logica combinatoria
- Minimizacao de maquinas de estados finitos por meio de bdds
- Estudo e análise do Open Core Protocol (OCP)
- Geracao coletiva e compactacao de conjunto de testes em sintese logica
- Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S
- New method for inverse-image computation in generating the set of equivalent states
- Multilevel logic minimization and test set generation using binary decision diagrams
- Set containment and cube expansion with binary decision diagrams for logic synthesis
- Collective test generation and test set compaction
- Optimized cube expansion with binary decision diagrams and expansion graphs for logic minimization
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
