Etching of tungsten in a magnetically confined plasma reactor: general trends and etch rate limiting mechanisms (1993)
- Authors:
- Autor USP: SWART, JACOBUS WILLIBRORDUS - EP
- Unidade: EP
- Assunto: SEMICONDUTORES
- Language: Inglês
- Imprenta:
- Source:
- Título: Anais
- Conference titles: Congresso da Sociedade Brasileira de Microeletronica
-
ABNT
VERNDONCK, P B e DE GEYTER, P e SWART, Jacobus Willibrordus. Etching of tungsten in a magnetically confined plasma reactor: general trends and etch rate limiting mechanisms. 1993, Anais.. Campinas: Sbmicro, 1993. . Acesso em: 26 jan. 2026. -
APA
Verndonck, P. B., De Geyter, P., & Swart, J. W. (1993). Etching of tungsten in a magnetically confined plasma reactor: general trends and etch rate limiting mechanisms. In Anais. Campinas: Sbmicro. -
NLM
Verndonck PB, De Geyter P, Swart JW. Etching of tungsten in a magnetically confined plasma reactor: general trends and etch rate limiting mechanisms. Anais. 1993 ;[citado 2026 jan. 26 ] -
Vancouver
Verndonck PB, De Geyter P, Swart JW. Etching of tungsten in a magnetically confined plasma reactor: general trends and etch rate limiting mechanisms. Anais. 1993 ;[citado 2026 jan. 26 ] - Thin w film deposition and analysis of w / 'GA''AS' schottky diodes
- Decapagem de fotorresiste por plasma de 02 e sf6 e a sua aplicacao no processo de fabricacao de air bridge
- Caracterizacao e extracao de parametros spice de mesfet / s de 'GA''AS' fabricados a partir de camadas difundidas
- BCCD: estudo teórico-experimental e desenvolvimento de um processo de fabricação
- Dopagem de 'SI' com boro por tratamento térmico rápido
- Caracterização de filmes finos empregando a técnica de difração de raio-x
- Influencia do ambiente de recozimento sobre estabilidade termica de diodos schottky w / 'GA''AS'
- Expressões básicas para o desenvolvimento de um sistema computadorizado de simulação e análise automática de curvas c-v af, c-v bf e c-t
- Construção e obtenção das principais características elétricas de capacitoresMOS com porta de policeto de titânio
- Processo CMOS de cavidade dupla para comprimento de porta de 2um: resultados finais
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
