ReP USP - Resultado da busca

Trabalho de evento
Otimização de osciladores MOS por algoritmos meta-heurísticos (2014)
Tardelli, João Alberto Baccarin Robles; Soares Junior, João Navarro
Nome do evento: Simpósio Internacional de Iniciação Científica da Universidade de São Paulo - SIICUSP. Unidade: EESC
Assuntos: ALGORITMOS, CIRCUITOS INTEGRADOS MOS, OSCILADORES (OTIMIZAÇÃO)
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TARDELLI, João Alberto Baccarin Robles e SOARES JUNIOR, João Navarro. Otimização de osciladores MOS por algoritmos meta-heurísticos. 2014, Anais.. São Paulo, SP: Pró-Reitoria de Pesquisa/USP, 2014. Disponível em: https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=2340&numeroEdicao=22&print=S. Acesso em: 16 nov. 2025.
APA
Tardelli, J. A. B. R., & Soares Junior, J. N. (2014). Otimização de osciladores MOS por algoritmos meta-heurísticos. In . São Paulo, SP: Pró-Reitoria de Pesquisa/USP. Recuperado de https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=2340&numeroEdicao=22&print=S
NLM
Tardelli JABR, Soares Junior JN. Otimização de osciladores MOS por algoritmos meta-heurísticos [Internet]. 2014 ;[citado 2025 nov. 16 ] Available from: https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=2340&numeroEdicao=22&print=S
Vancouver
Tardelli JABR, Soares Junior JN. Otimização de osciladores MOS por algoritmos meta-heurísticos [Internet]. 2014 ;[citado 2025 nov. 16 ] Available from: https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=2340&numeroEdicao=22&print=S
Trabalho de evento
A simple CMOS bandgap reference circuit with sub-1-V operation (2011)
Soares Junior, João Navarro ; Ishibe, Eder Issao
Nome do evento: IEEE International Symposium of Circuits and Systems - ISCAS. Unidade: EESC
Assuntos: CIRCUITOS INTEGRADOS MOS, CIRCUITOS ELETRÔNICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro e ISHIBE, Eder Issao. A simple CMOS bandgap reference circuit with sub-1-V operation. 2011, Anais.. Piscataway, NJ: IEEE, 2011. Disponível em: https://doi.org/10.1109/ISCAS.2011.5938059. Acesso em: 16 nov. 2025.
APA
Soares Junior, J. N., & Ishibe, E. I. (2011). A simple CMOS bandgap reference circuit with sub-1-V operation. In . Piscataway, NJ: IEEE. doi:10.1109/ISCAS.2011.5938059
NLM
Soares Junior JN, Ishibe EI. A simple CMOS bandgap reference circuit with sub-1-V operation [Internet]. 2011 ;[citado 2025 nov. 16 ] Available from: https://doi.org/10.1109/ISCAS.2011.5938059
Vancouver
Soares Junior JN, Ishibe EI. A simple CMOS bandgap reference circuit with sub-1-V operation [Internet]. 2011 ;[citado 2025 nov. 16 ] Available from: https://doi.org/10.1109/ISCAS.2011.5938059
Trabalho de evento-resumo
Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade (2008)
Calderaro, Felipe Boteon; Soares Junior, João Navarro
Fonte: Resumos. Nome do evento: Simpósio Internacional de Iniciação Científica da Universidade de São Paulo. Unidade: EESC
Assuntos: MICROELETRÔNICA, CIRCUITOS INTEGRADOS MOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CALDERARO, Felipe Boteon e SOARES JUNIOR, João Navarro. Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade. 2008, Anais.. São Paulo: USP, 2008. . Acesso em: 16 nov. 2025.
APA
Calderaro, F. B., & Soares Junior, J. N. (2008). Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade. In Resumos. São Paulo: USP.
NLM
Calderaro FB, Soares Junior JN. Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade. Resumos. 2008 ;[citado 2025 nov. 16 ]
Vancouver
Calderaro FB, Soares Junior JN. Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade. Resumos. 2008 ;[citado 2025 nov. 16 ]
Trabalho de evento
A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures (2007)
Miranda, Fernando Pedro Henriques de; Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Nome do evento: IEEE International Symposium on Circuits and Systems. Unidades: EESC, EP
Assuntos: CIRCUITOS ELETRÔNICOS, CIRCUITOS INTEGRADOS MOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MIRANDA, Fernando Pedro Henriques de e SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures. 2007, Anais.. New Orleans: IEEE, 2007. . Acesso em: 16 nov. 2025.
APA
Miranda, F. P. H. de, Soares Junior, J. N., & Van Noije, W. A. M. (2007). A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures. In . New Orleans: IEEE.
NLM
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures. 2007 ;[citado 2025 nov. 16 ]
Vancouver
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures. 2007 ;[citado 2025 nov. 16 ]
Trabalho de evento
A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer (2005)
Gómez Argüello, Angel María; Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Fonte: SBCCI 2005. Nome do evento: Symposium on Integrated Circuits and Systems Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS MOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GÓMEZ ARGÜELLO, Angel María e SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer. 2005, Anais.. New York: ACM, 2005. . Acesso em: 16 nov. 2025.
APA
Gómez Argüello, A. M., Soares Junior, J. N., & Van Noije, W. A. M. (2005). A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer. In SBCCI 2005. New York: ACM.
NLM
Gómez Argüello AM, Soares Junior JN, Van Noije WAM. A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer. SBCCI 2005. 2005 ;[citado 2025 nov. 16 ]
Vancouver
Gómez Argüello AM, Soares Junior JN, Van Noije WAM. A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer. SBCCI 2005. 2005 ;[citado 2025 nov. 16 ]

Unidades USP

ReP

Filtros

Autores