ReP USP - Resultado da busca

Trabalho de evento
Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization (2020)
Soares Junior, João Navarro ; Luppe, Maximiliam
Fonte: Proceedings. Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Assuntos: CONSUMO DE ENERGIA ELÉTRICA, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro e LUPPE, Maximiliam. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization. 2020, Anais.. New York, NY, USA: ACM, 2020. Disponível em: https://doi.org/10.1109/SBCCI50935.2020.9189913. Acesso em: 17 nov. 2025.
APA
Soares Junior, J. N., & Luppe, M. (2020). Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization. In Proceedings. New York, NY, USA: ACM. doi:10.1109/SBCCI50935.2020.9189913
NLM
Soares Junior JN, Luppe M. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization [Internet]. Proceedings. 2020 ;[citado 2025 nov. 17 ] Available from: https://doi.org/10.1109/SBCCI50935.2020.9189913
Vancouver
Soares Junior JN, Luppe M. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization [Internet]. Proceedings. 2020 ;[citado 2025 nov. 17 ] Available from: https://doi.org/10.1109/SBCCI50935.2020.9189913
Trabalho de evento
Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS (2019)
Campos, Arthur Lombardi; Soares Junior, João Navarro ; Luppe, Maximiliam
Fonte: Proceedings. Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Assuntos: CIRCUITOS INTEGRADOS, CONVERSORES ELÉTRICOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CAMPOS, Arthur Lombardi e SOARES JUNIOR, João Navarro e LUPPE, Maximiliam. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS. 2019, Anais.. New York, NY, USA: ACM, 2019. Disponível em: https://doi.org/10.1145/3338852.3339857. Acesso em: 17 nov. 2025.
APA
Campos, A. L., Soares Junior, J. N., & Luppe, M. (2019). Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS. In Proceedings. New York, NY, USA: ACM. doi:10.1145/3338852.3339857
NLM
Campos AL, Soares Junior JN, Luppe M. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS [Internet]. Proceedings. 2019 ;[citado 2025 nov. 17 ] Available from: https://doi.org/10.1145/3338852.3339857
Vancouver
Campos AL, Soares Junior JN, Luppe M. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS [Internet]. Proceedings. 2019 ;[citado 2025 nov. 17 ] Available from: https://doi.org/10.1145/3338852.3339857
Trabalho de evento
Run-time cache configuration for the LEON-3 embedded processor (2015)
Silva, Bruno A; Cuminato, Lucas A; Bonato, Vanderlei ; Diniz, Pedro C
Fonte: Proceedings. Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: ICMC
Assuntos: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Bruno A et al. Run-time cache configuration for the LEON-3 embedded processor. 2015, Anais.. New York: ACM, 2015. Disponível em: https://doi.org/10.1145/2800986.2801026. Acesso em: 17 nov. 2025.
APA
Silva, B. A., Cuminato, L. A., Bonato, V., & Diniz, P. C. (2015). Run-time cache configuration for the LEON-3 embedded processor. In Proceedings. New York: ACM. doi:10.1145/2800986.2801026
NLM
Silva BA, Cuminato LA, Bonato V, Diniz PC. Run-time cache configuration for the LEON-3 embedded processor [Internet]. Proceedings. 2015 ;[citado 2025 nov. 17 ] Available from: https://doi.org/10.1145/2800986.2801026
Vancouver
Silva BA, Cuminato LA, Bonato V, Diniz PC. Run-time cache configuration for the LEON-3 embedded processor [Internet]. Proceedings. 2015 ;[citado 2025 nov. 17 ] Available from: https://doi.org/10.1145/2800986.2801026
Trabalho de evento
A CMOS bandgap reference circuit with a temperature coefficient adjustment block (2013)
Ishibe, Eder Issao; Soares Junior, João Navarro
Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Assuntos: MÉTODO DE MONTE CARLO, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ISHIBE, Eder Issao e SOARES JUNIOR, João Navarro. A CMOS bandgap reference circuit with a temperature coefficient adjustment block. 2013, Anais.. Piscataway: IEEE, 2013. . Acesso em: 17 nov. 2025.
APA
Ishibe, E. I., & Soares Junior, J. N. (2013). A CMOS bandgap reference circuit with a temperature coefficient adjustment block. In . Piscataway: IEEE.
NLM
Ishibe EI, Soares Junior JN. A CMOS bandgap reference circuit with a temperature coefficient adjustment block. 2013 ;[citado 2025 nov. 17 ]
Vancouver
Ishibe EI, Soares Junior JN. A CMOS bandgap reference circuit with a temperature coefficient adjustment block. 2013 ;[citado 2025 nov. 17 ]
Trabalho de evento
Top-down design for low power multi-bit sigma-delta modulator (2012)
Alarcon Cubas, Heiner Grover ; Soares Junior, João Navarro
Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Assuntos: MODULAÇÃO DIGITAL, CIRCUITOS ELETRÔNICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ALARCON CUBAS, Heiner Grover e SOARES JUNIOR, João Navarro. Top-down design for low power multi-bit sigma-delta modulator. 2012, Anais.. Piscataway, NJ: IEEE, 2012. Disponível em: https://doi.org/10.1109/SBCCI.2012.6344448. Acesso em: 17 nov. 2025.
APA
Alarcon Cubas, H. G., & Soares Junior, J. N. (2012). Top-down design for low power multi-bit sigma-delta modulator. In . Piscataway, NJ: IEEE. doi:10.1109/SBCCI.2012.6344448
NLM
Alarcon Cubas HG, Soares Junior JN. Top-down design for low power multi-bit sigma-delta modulator [Internet]. 2012 ;[citado 2025 nov. 17 ] Available from: https://doi.org/10.1109/SBCCI.2012.6344448
Vancouver
Alarcon Cubas HG, Soares Junior JN. Top-down design for low power multi-bit sigma-delta modulator [Internet]. 2012 ;[citado 2025 nov. 17 ] Available from: https://doi.org/10.1109/SBCCI.2012.6344448
Trabalho de evento
Reusing hardware components with single-state processes (1999)
Melo, Ana Cristina Vieira de
Fonte: Proceedings. Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: IME
Assuntos: HARDWARE, ÁLGEBRA, CIRCUITOS INTEGRADOS, MODELOS MATEMÁTICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MELO, Ana Cristina Vieira de. Reusing hardware components with single-state processes. 1999, Anais.. Piscataway: IEEE, 1999. Disponível em: https://doi.org/10.1109/SBCCI.1999.803102. Acesso em: 17 nov. 2025.
APA
Melo, A. C. V. de. (1999). Reusing hardware components with single-state processes. In Proceedings. Piscataway: IEEE. doi:10.1109/SBCCI.1999.803102
NLM
Melo ACV de. Reusing hardware components with single-state processes [Internet]. Proceedings. 1999 ;[citado 2025 nov. 17 ] Available from: https://doi.org/10.1109/SBCCI.1999.803102
Vancouver
Melo ACV de. Reusing hardware components with single-state processes [Internet]. Proceedings. 1999 ;[citado 2025 nov. 17 ] Available from: https://doi.org/10.1109/SBCCI.1999.803102

Unidades USP

ReP

Filtros

Autores

Autores USP

Ano de publicação

Assuntos