ReP USP - Resultado da busca

Tese (Doutorado)
ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável (2012)
Lopes, Joelmir José; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Subjects: PROGRAMAÇÃO PARALELA, COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LOPES, Joelmir José. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável. 2012. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2012. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/. Acesso em: 08 nov. 2024.
APA
Lopes, J. J. (2012). ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/
NLM
Lopes JJ. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável [Internet]. 2012 ;[citado 2024 nov. 08 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/
Vancouver
Lopes JJ. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável [Internet]. 2012 ;[citado 2024 nov. 08 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05122012-154304/
Artigo de periodico
A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores (2010)
Silva, Jorge Luiz e ; Lopes, Joelmir José
Source: WSEAS Transactions on Computers. Unidade: ICMC
Subjects: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e e LOPES, Joelmir José. A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores. WSEAS Transactions on Computers, v. 5, n. 9, p. 429-444, 2010Tradução . . Disponível em: http://www.wseas.us/e-library/transactions/computers/2010/42-418.pdf. Acesso em: 08 nov. 2024.
APA
Silva, J. L. e, & Lopes, J. J. (2010). A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores. WSEAS Transactions on Computers, 5( 9), 429-444. Recuperado de http://www.wseas.us/e-library/transactions/computers/2010/42-418.pdf
NLM
Silva JL e, Lopes JJ. A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores [Internet]. WSEAS Transactions on Computers. 2010 ; 5( 9): 429-444.[citado 2024 nov. 08 ] Available from: http://www.wseas.us/e-library/transactions/computers/2010/42-418.pdf
Vancouver
Silva JL e, Lopes JJ. A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores [Internet]. WSEAS Transactions on Computers. 2010 ; 5( 9): 429-444.[citado 2024 nov. 08 ] Available from: http://www.wseas.us/e-library/transactions/computers/2010/42-418.pdf
Trabalho de evento
The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine (2009)
Silva, Jorge Luiz e ; Costa, Kelton Augusto Pontara da; Obac Roda, Valentin; Lopes, Joelmir José
Source: Proceedings. Conference titles: The IFIP International Conference on Research and Practical Issues of Enterprise Information Systems - Confenis. Unidades: ICMC, EESC
Subjects: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e et al. The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine. 2009, Anais.. Gyor: IFIP, 2009. . Acesso em: 08 nov. 2024.
APA
Silva, J. L. e, Costa, K. A. P. da, Obac Roda, V., & Lopes, J. J. (2009). The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine. In Proceedings. Gyor: IFIP.
NLM
Silva JL e, Costa KAP da, Obac Roda V, Lopes JJ. The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine. Proceedings. 2009 ;[citado 2024 nov. 08 ]
Vancouver
Silva JL e, Costa KAP da, Obac Roda V, Lopes JJ. The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine. Proceedings. 2009 ;[citado 2024 nov. 08 ]
Artigo de periodico
Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing (2007)
Sacchetin, Marcelo C.; Lopes, Joelmir José; Wolf, Denis Fernando ; Silva, Jorge Luiz e ; Marques, Eduardo
Source: Latin American Applied Research. Unidade: ICMC
Assunto: SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SACCHETIN, Marcelo C. et al. Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing. Latin American Applied Research, v. 37, n. 1, 2007Tradução . . Disponível em: http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf. Acesso em: 08 nov. 2024.
APA
Sacchetin, M. C., Lopes, J. J., Wolf, D. F., Silva, J. L. e, & Marques, E. (2007). Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing. Latin American Applied Research, 37( 1). Recuperado de http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf
NLM
Sacchetin MC, Lopes JJ, Wolf DF, Silva JL e, Marques E. Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing [Internet]. Latin American Applied Research. 2007 ; 37( 1):[citado 2024 nov. 08 ] Available from: http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf
Vancouver
Sacchetin MC, Lopes JJ, Wolf DF, Silva JL e, Marques E. Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing [Internet]. Latin American Applied Research. 2007 ; 37( 1):[citado 2024 nov. 08 ] Available from: http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf
Trabalho de evento
A benchmark approach for compilers in reconfigurable hardware (2006)
Lopes, Joelmir José; Silva, Jorge Luiz e
Conference titles: International Workshop on System-on-Chip. Unidade: ICMC
Subjects: SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LOPES, Joelmir José e SILVA, Jorge Luiz e. A benchmark approach for compilers in reconfigurable hardware. 2006, Anais.. [S.l.]: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo, 2006. . Acesso em: 08 nov. 2024.
APA
Lopes, J. J., & Silva, J. L. e. (2006). A benchmark approach for compilers in reconfigurable hardware. In . Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo.
NLM
Lopes JJ, Silva JL e. A benchmark approach for compilers in reconfigurable hardware. 2006 ;[citado 2024 nov. 08 ]
Vancouver
Lopes JJ, Silva JL e. A benchmark approach for compilers in reconfigurable hardware. 2006 ;[citado 2024 nov. 08 ]
Parte de monografia/livro
Análise e implementação de algorítmos para localização de robôs móveis baseada em computação reconfigurável (2006)
Sacchetin, Marcelo C; Lopes, Joelmir José; Wolf, Denis Fernando ; Marques, Eduardo
Source: FPGA-Based Systems. Unidade: ICMC
Subjects: SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SACCHETIN, Marcelo C et al. Análise e implementação de algorítmos para localização de robôs móveis baseada em computação reconfigurável. FPGA-Based Systems. Tradução . Tandil: Papier, 2006. . . Acesso em: 08 nov. 2024.
APA
Sacchetin, M. C., Lopes, J. J., Wolf, D. F., & Marques, E. (2006). Análise e implementação de algorítmos para localização de robôs móveis baseada em computação reconfigurável. In FPGA-Based Systems. Tandil: Papier.
NLM
Sacchetin MC, Lopes JJ, Wolf DF, Marques E. Análise e implementação de algorítmos para localização de robôs móveis baseada em computação reconfigurável. In: FPGA-Based Systems. Tandil: Papier; 2006. [citado 2024 nov. 08 ]
Vancouver
Sacchetin MC, Lopes JJ, Wolf DF, Marques E. Análise e implementação de algorítmos para localização de robôs móveis baseada em computação reconfigurável. In: FPGA-Based Systems. Tandil: Papier; 2006. [citado 2024 nov. 08 ]
Trabalho de evento
Implementação embarcada em FPGA de algoritmo para navegação de robôs móveis (2006)
Sacchetin, Marcelo C; Lopes, Joelmir José; Wolf, Denis Fernando ; Marques, Eduardo
Source: Actas. Conference titles: Jornadas sobre Sistemas Reconfiguráveis 2006 (REC2006). Unidade: ICMC
Assunto: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SACCHETIN, Marcelo C et al. Implementação embarcada em FPGA de algoritmo para navegação de robôs móveis. 2006, Anais.. Porto: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo, 2006. . Acesso em: 08 nov. 2024.
APA
Sacchetin, M. C., Lopes, J. J., Wolf, D. F., & Marques, E. (2006). Implementação embarcada em FPGA de algoritmo para navegação de robôs móveis. In Actas. Porto: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo.
NLM
Sacchetin MC, Lopes JJ, Wolf DF, Marques E. Implementação embarcada em FPGA de algoritmo para navegação de robôs móveis. Actas. 2006 ;[citado 2024 nov. 08 ]
Vancouver
Sacchetin MC, Lopes JJ, Wolf DF, Marques E. Implementação embarcada em FPGA de algoritmo para navegação de robôs móveis. Actas. 2006 ;[citado 2024 nov. 08 ]

USP Schools

ReP

Filtros

Authors

Subjects

Source title