ReP USP - Resultado da busca

Artigo de periodico
Improved operation of graded-channel SOI nMOSFETs down to liquid helium temperature (2016)
Pavanello, Marcelo Antonio ; Souza, Michelly de; Ribeiro, Thales Augusto; Martino, João Antonio ; Flandre, Denis
Source: Semiconductor Science and Technology. Unidade: EP
Subjects: SILÍCIO, SEMICONDUTORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAVANELLO, Marcelo Antonio et al. Improved operation of graded-channel SOI nMOSFETs down to liquid helium temperature. Semiconductor Science and Technology, v. 31, n. 11, p. 114005, 2016Tradução . . Disponível em: https://doi.org/10.1088/0268-1242/31/11/114005. Acesso em: 02 nov. 2024.
APA
Pavanello, M. A., Souza, M. de, Ribeiro, T. A., Martino, J. A., & Flandre, D. (2016). Improved operation of graded-channel SOI nMOSFETs down to liquid helium temperature. Semiconductor Science and Technology, 31( 11), 114005. doi:10.1088/0268-1242/31/11/114005
NLM
Pavanello MA, Souza M de, Ribeiro TA, Martino JA, Flandre D. Improved operation of graded-channel SOI nMOSFETs down to liquid helium temperature [Internet]. Semiconductor Science and Technology. 2016 ; 31( 11): 114005.[citado 2024 nov. 02 ] Available from: https://doi.org/10.1088/0268-1242/31/11/114005
Vancouver
Pavanello MA, Souza M de, Ribeiro TA, Martino JA, Flandre D. Improved operation of graded-channel SOI nMOSFETs down to liquid helium temperature [Internet]. Semiconductor Science and Technology. 2016 ; 31( 11): 114005.[citado 2024 nov. 02 ] Available from: https://doi.org/10.1088/0268-1242/31/11/114005
Tese (Doutorado)
Operação e modelagem de transistores MOS sem junções (2013)
Doria, Renan Trevisoli ; Pavanello, Marcelo Antonio (Orientador)
Unidade: EP
Subjects: TRANSISTORES, SILÍCIO, DISPOSITIVOS ELETRÔNICOS, MEDIDAS ELÉTRICAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DORIA, Renan Trevisoli. Operação e modelagem de transistores MOS sem junções. 2013. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2013. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082013-162413/. Acesso em: 02 nov. 2024.
APA
Doria, R. T. (2013). Operação e modelagem de transistores MOS sem junções (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082013-162413/
NLM
Doria RT. Operação e modelagem de transistores MOS sem junções [Internet]. 2013 ;[citado 2024 nov. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082013-162413/
Vancouver
Doria RT. Operação e modelagem de transistores MOS sem junções [Internet]. 2013 ;[citado 2024 nov. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082013-162413/
Artigo de periodico
Low-frequency noise of n-type triple gate FinFETs fabricated on standard and 45° rotated substrates (2013)
Doria, Rodrigo Trevisoli ; Martino, João Antonio ; Simoen, Eddy ; Claeys, Cor ; Pavanello, Marcelo Antonio
Source: Solid-State Electronics. Unidade: EP
Assunto: SILÍCIO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DORIA, Rodrigo Trevisoli et al. Low-frequency noise of n-type triple gate FinFETs fabricated on standard and 45° rotated substrates. Solid-State Electronics, v. 90, p. 121-126, 2013Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2013.02.042. Acesso em: 02 nov. 2024.
APA
Doria, R. T., Martino, J. A., Simoen, E., Claeys, C., & Pavanello, M. A. (2013). Low-frequency noise of n-type triple gate FinFETs fabricated on standard and 45° rotated substrates. Solid-State Electronics, 90, 121-126. doi:10.1016/j.sse.2013.02.042
NLM
Doria RT, Martino JA, Simoen E, Claeys C, Pavanello MA. Low-frequency noise of n-type triple gate FinFETs fabricated on standard and 45° rotated substrates [Internet]. Solid-State Electronics. 2013 ; 90 121-126.[citado 2024 nov. 02 ] Available from: https://doi.org/10.1016/j.sse.2013.02.042
Vancouver
Doria RT, Martino JA, Simoen E, Claeys C, Pavanello MA. Low-frequency noise of n-type triple gate FinFETs fabricated on standard and 45° rotated substrates [Internet]. Solid-State Electronics. 2013 ; 90 121-126.[citado 2024 nov. 02 ] Available from: https://doi.org/10.1016/j.sse.2013.02.042
Tese (Doutorado)
Operação analógica de transistores de múltiplas portas em função da temperatura (2010)
Doria, Rodrigo Trevisoli ; Pavanello, Marcelo Antonio (Orientador)
Unidade: EP
Subjects: TRANSISTORES, SILÍCIO, DISPOSITIVOS ELETRÔNICOS, CIRCUITOS ANALÓGICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DORIA, Rodrigo Trevisoli. Operação analógica de transistores de múltiplas portas em função da temperatura. 2010. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10012011-135500/. Acesso em: 02 nov. 2024.
APA
Doria, R. T. (2010). Operação analógica de transistores de múltiplas portas em função da temperatura (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10012011-135500/
NLM
Doria RT. Operação analógica de transistores de múltiplas portas em função da temperatura [Internet]. 2010 ;[citado 2024 nov. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10012011-135500/
Vancouver
Doria RT. Operação analógica de transistores de múltiplas portas em função da temperatura [Internet]. 2010 ;[citado 2024 nov. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10012011-135500/

USP Schools

ReP

Filtros

Authors

Subjects