ReP USP - Resultado da busca

Mestrado Profissionalizante
Teste e diagnóstico de interfaces utilizando FPGA com reprogramação dinâmica e software embarcado para o Espectrômetro Digital de Ressonância Magnética da CIERMag (2020)
Batista, João Carlos; Tannús, Alberto (Orientador)
Unidade: ICMC
Assuntos: CIRCUITOS FPGA, SISTEMAS EMBUTIDOS, ESPECTROSCOPIA DE RESSONÂNCIA MAGNÉTICA NUCLEAR, INTERFACE GRÁFICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BATISTA, João Carlos. Teste e diagnóstico de interfaces utilizando FPGA com reprogramação dinâmica e software embarcado para o Espectrômetro Digital de Ressonância Magnética da CIERMag. 2020. Mestrado Profissionalizante – Universidade de São Paulo, São Carlos, 2020. Disponível em: https://www.teses.usp.br/teses/disponiveis/55/55137/tde-09112020-183839/. Acesso em: 29 jun. 2025.
APA
Batista, J. C. (2020). Teste e diagnóstico de interfaces utilizando FPGA com reprogramação dinâmica e software embarcado para o Espectrômetro Digital de Ressonância Magnética da CIERMag (Mestrado Profissionalizante). Universidade de São Paulo, São Carlos. Recuperado de https://www.teses.usp.br/teses/disponiveis/55/55137/tde-09112020-183839/
NLM
Batista JC. Teste e diagnóstico de interfaces utilizando FPGA com reprogramação dinâmica e software embarcado para o Espectrômetro Digital de Ressonância Magnética da CIERMag [Internet]. 2020 ;[citado 2025 jun. 29 ] Available from: https://www.teses.usp.br/teses/disponiveis/55/55137/tde-09112020-183839/
Vancouver
Batista JC. Teste e diagnóstico de interfaces utilizando FPGA com reprogramação dinâmica e software embarcado para o Espectrômetro Digital de Ressonância Magnética da CIERMag [Internet]. 2020 ;[citado 2025 jun. 29 ] Available from: https://www.teses.usp.br/teses/disponiveis/55/55137/tde-09112020-183839/
Tese (Doutorado)
Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA (2018)
Sousa, Miguel Angelo de Abreu de; Del Moral Hernandez, Emilio (Orientador)
Unidade: EP
Assuntos: CIRCUITOS FPGA, REDES NEURAIS, RECONHECIMENTO DE PADRÕES, PROCESSAMENTO DE IMAGENS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUSA, Miguel Angelo de Abreu de. Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA. 2018. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2018. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-06092018-091449/. Acesso em: 29 jun. 2025.
APA
Sousa, M. A. de A. de. (2018). Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3142/tde-06092018-091449/
NLM
Sousa MA de A de. Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA [Internet]. 2018 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-06092018-091449/
Vancouver
Sousa MA de A de. Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA [Internet]. 2018 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-06092018-091449/
Tese (Doutorado)
Um framework para coprojeto de hardware/software para o módulo da dinâmica do modelo brasileiro de previsão do tempo - BRAMS (2018)
Pereira, Erinaldo da Silva; Marques, Eduardo (Orientador)
Unidade: ICMC
Assuntos: FRAMEWORKS, CIRCUITOS FPGA, CIÊNCIA DA COMPUTAÇÃO, CLIMA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEREIRA, Erinaldo da Silva. Um framework para coprojeto de hardware/software para o módulo da dinâmica do modelo brasileiro de previsão do tempo - BRAMS. 2018. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2018. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-27032019-145106/. Acesso em: 29 jun. 2025.
APA
Pereira, E. da S. (2018). Um framework para coprojeto de hardware/software para o módulo da dinâmica do modelo brasileiro de previsão do tempo - BRAMS (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-27032019-145106/
NLM
Pereira E da S. Um framework para coprojeto de hardware/software para o módulo da dinâmica do modelo brasileiro de previsão do tempo - BRAMS [Internet]. 2018 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-27032019-145106/
Vancouver
Pereira E da S. Um framework para coprojeto de hardware/software para o módulo da dinâmica do modelo brasileiro de previsão do tempo - BRAMS [Internet]. 2018 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-27032019-145106/
Dissertação (Mestrado)
Coprojeto hardware/software das equações de Black-Scholes para precificação de opções no mercado financeiro (2018)
Costa, Thadeu Antonio Ferreira de Melo; Marques, Eduardo (Orientador)
Unidade: ICMC
Assuntos: MÉTODO DE MONTE CARLO, CIRCUITOS FPGA, GERAÇÃO DE NÚMEROS ALEATÓRIOS, MERCADO FINANCEIRO, BOLSA DE VALORES, FINANÇAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
COSTA, Thadeu Antonio Ferreira de Melo. Coprojeto hardware/software das equações de Black-Scholes para precificação de opções no mercado financeiro. 2018. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2018. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-19102018-102741/. Acesso em: 29 jun. 2025.
APA
Costa, T. A. F. de M. (2018). Coprojeto hardware/software das equações de Black-Scholes para precificação de opções no mercado financeiro (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-19102018-102741/
NLM
Costa TAF de M. Coprojeto hardware/software das equações de Black-Scholes para precificação de opções no mercado financeiro [Internet]. 2018 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-19102018-102741/
Vancouver
Costa TAF de M. Coprojeto hardware/software das equações de Black-Scholes para precificação de opções no mercado financeiro [Internet]. 2018 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-19102018-102741/
Tese (Doutorado)
Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão (2017)
Holanda, Jose Arnaldo Mascagni de; Marques, Eduardo (Orientador)
Unidade: ICMC
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS FPGA, VISÃO COMPUTACIONAL, HARDWARE, SOFTWARES, CIRCULAÇÃO DE PEDESTRES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
HOLANDA, Jose Arnaldo Mascagni de. Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão. 2017. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/. Acesso em: 29 jun. 2025.
APA
Holanda, J. A. M. de. (2017). Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/
NLM
Holanda JAM de. Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão [Internet]. 2017 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/
Vancouver
Holanda JAM de. Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão [Internet]. 2017 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/
Dissertação (Mestrado)
Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética (2017)
Martins, Tiago Amaro; Schiabel, Homero (Orientador)
Unidade: EESC
Assuntos: ESPECTROMETRIA, CIRCUITOS FPGA, RESSONÂNCIA MAGNÉTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MARTINS, Tiago Amaro. Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética. 2017. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-13122018-134548/. Acesso em: 29 jun. 2025.
APA
Martins, T. A. (2017). Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18152/tde-13122018-134548/
NLM
Martins TA. Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética [Internet]. 2017 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-13122018-134548/
Vancouver
Martins TA. Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética [Internet]. 2017 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-13122018-134548/
Tese (Doutorado)
Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware (2017)
Gois, Marcilyanne Moreira; London Junior, João Bosco Augusto (Orientador) ; Bonato, Vanderlei (coorient)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, HARDWARE, REDES DE DISTRIBUIÇÃO DE ENERGIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GOIS, Marcilyanne Moreira. Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware. 2017. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-23052018-084132/. Acesso em: 29 jun. 2025.
APA
Gois, M. M. (2017). Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18154/tde-23052018-084132/
NLM
Gois MM. Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware [Internet]. 2017 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-23052018-084132/
Vancouver
Gois MM. Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware [Internet]. 2017 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-23052018-084132/
Dissertação (Mestrado)
Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA (2016)
Chaves, Mario Henrique; Tatizawa, Hédio (Orientador)
Unidade: IEE
Assuntos: COMBUSTÍVEIS, CIRCUITOS FPGA, MOTORES DE COMBUSTÃO INTERNA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CHAVES, Mario Henrique. Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA. 2016. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/106/106131/tde-11082016-182039/. Acesso em: 29 jun. 2025.
APA
Chaves, M. H. (2016). Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/106/106131/tde-11082016-182039/
NLM
Chaves MH. Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA [Internet]. 2016 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/106/106131/tde-11082016-182039/
Vancouver
Chaves MH. Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA [Internet]. 2016 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/106/106131/tde-11082016-182039/
Tese (Doutorado)
Um método de otimização da relação desempenho/consumo de energia para arquiteturas multi-cores heterogêneas em FPGA (2016)
Silva, Bruno de Abreu; Bonato, Vanderlei (Orientador)
Unidade: ICMC
Assuntos: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, CIRCUITOS FPGA, SISTEMAS EMBUTIDOS, MINERAÇÃO DE DADOS, CONSUMO DE ENERGIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Bruno de Abreu. Um método de otimização da relação desempenho/consumo de energia para arquiteturas multi-cores heterogêneas em FPGA. 2016. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-07072016-111124/. Acesso em: 29 jun. 2025.
APA
Silva, B. de A. (2016). Um método de otimização da relação desempenho/consumo de energia para arquiteturas multi-cores heterogêneas em FPGA (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-07072016-111124/
NLM
Silva B de A. Um método de otimização da relação desempenho/consumo de energia para arquiteturas multi-cores heterogêneas em FPGA [Internet]. 2016 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-07072016-111124/
Vancouver
Silva B de A. Um método de otimização da relação desempenho/consumo de energia para arquiteturas multi-cores heterogêneas em FPGA [Internet]. 2016 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-07072016-111124/
Dissertação (Mestrado)
Classicador de kernels para mapeamento em plataforma de computação híbrida composta por FPGA e GPP (2016)
Sumoyama, Alexandre Shigueru; Bonato, Vanderlei (Orientador)
Unidade: ICMC
Assuntos: SISTEMAS HÍBRIDOS, CIRCUITOS FPGA, SISTEMAS OPERACIONAIS, HARDWARE, MINERAÇÃO DE DADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SUMOYAMA, Alexandre Shigueru. Classicador de kernels para mapeamento em plataforma de computação híbrida composta por FPGA e GPP. 2016. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-15122016-165326/. Acesso em: 29 jun. 2025.
APA
Sumoyama, A. S. (2016). Classicador de kernels para mapeamento em plataforma de computação híbrida composta por FPGA e GPP (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-15122016-165326/
NLM
Sumoyama AS. Classicador de kernels para mapeamento em plataforma de computação híbrida composta por FPGA e GPP [Internet]. 2016 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-15122016-165326/
Vancouver
Sumoyama AS. Classicador de kernels para mapeamento em plataforma de computação híbrida composta por FPGA e GPP [Internet]. 2016 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-15122016-165326/
Dissertação (Mestrado)
P2l - Uma ferramenta de profiling a nível de instrução para o processador softcore LEON3 (2016)
Almeida Júnior, Carlos Roberto Pereira; Marques, Eduardo (Orientador)
Unidade: ICMC
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS FPGA, SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ALMEIDA JÚNIOR, Carlos Roberto Pereira. P2l - Uma ferramenta de profiling a nível de instrução para o processador softcore LEON3. 2016. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-18112016-091526/. Acesso em: 29 jun. 2025.
APA
Almeida Júnior, C. R. P. (2016). P2l - Uma ferramenta de profiling a nível de instrução para o processador softcore LEON3 (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-18112016-091526/
NLM
Almeida Júnior CRP. P2l - Uma ferramenta de profiling a nível de instrução para o processador softcore LEON3 [Internet]. 2016 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-18112016-091526/
Vancouver
Almeida Júnior CRP. P2l - Uma ferramenta de profiling a nível de instrução para o processador softcore LEON3 [Internet]. 2016 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-18112016-091526/
Tese (Doutorado)
LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs (2015)
Oliveira, Cristiano Bacelar de; Cardoso, João Manuel Paiva (Orientador); Marques, Eduardo (Orientador)
Unidade: ICMC
Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS FPGA, HARDWARE, GERADORES DE COMPILADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OLIVEIRA, Cristiano Bacelar de. LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs. 2015. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/. Acesso em: 29 jun. 2025.
APA
Oliveira, C. B. de. (2015). LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/
NLM
Oliveira CB de. LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs [Internet]. 2015 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/
Vancouver
Oliveira CB de. LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs [Internet]. 2015 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/
Dissertação (Mestrado)
Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA (2015)
Rotava, Lucas; Rodrigues, Evandro Luis Linhari (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, ALGORITMOS, PROCESSAMENTO DE IMAGENS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROTAVA, Lucas. Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA. 2015. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-21012016-143940/. Acesso em: 29 jun. 2025.
APA
Rotava, L. (2015). Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18152/tde-21012016-143940/
NLM
Rotava L. Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA [Internet]. 2015 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-21012016-143940/
Vancouver
Rotava L. Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA [Internet]. 2015 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-21012016-143940/
Dissertação (Mestrado)
Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA (2015)
Cunha Junior, Hélio Fernandes da; Bonato, Vanderlei (Orientador)
Unidade: ICMC
Assuntos: HARDWARE, CIRCUITOS FPGA, CIRCUITOS INTEGRADOS, REDES E COMUNICAÇÃO DE DADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CUNHA JUNIOR, Hélio Fernandes da. Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA. 2015. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05102016-141441/. Acesso em: 29 jun. 2025.
APA
Cunha Junior, H. F. da. (2015). Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05102016-141441/
NLM
Cunha Junior HF da. Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA [Internet]. 2015 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05102016-141441/
Vancouver
Cunha Junior HF da. Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA [Internet]. 2015 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05102016-141441/
Dissertação (Mestrado)
Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo (2015)
Marsolla, Rafael; Coury, Denis Vinicius (Orientador)
Unidade: EESC
Assuntos: TEMPO-REAL, LINUX, CIRCUITOS FPGA, SISTEMAS ELÉTRICOS DE POTÊNCIA, ALGORITMOS GENÉTICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MARSOLLA, Rafael. Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo. 2015. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-02062015-151039/. Acesso em: 29 jun. 2025.
APA
Marsolla, R. (2015). Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18154/tde-02062015-151039/
NLM
Marsolla R. Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo [Internet]. 2015 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-02062015-151039/
Vancouver
Marsolla R. Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo [Internet]. 2015 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-02062015-151039/
Dissertação (Mestrado)
DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado (2014)
Villegas Castillo, Ernesto Cristopher; Wang, Jiang Chau (Orientador)
Unidade: EP
Assuntos: CIRCUITOS FPGA, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VILLEGAS CASTILLO, Ernesto Cristopher. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado. 2014. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/. Acesso em: 29 jun. 2025.
APA
Villegas Castillo, E. C. (2014). DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/
NLM
Villegas Castillo EC. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado [Internet]. 2014 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/
Vancouver
Villegas Castillo EC. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado [Internet]. 2014 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/
Dissertação (Mestrado)
Uma abordagem flexível para exploração da reutilização de dados on-chip orientada ao padrão de acesso à memória (2014)
Santos, Arnaldo Cesar dos; Bonato, Vanderlei (Orientador)
Unidade: ICMC
Assuntos: ALGORITMOS GENÉTICOS, CIRCUITOS FPGA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SANTOS, Arnaldo Cesar dos. Uma abordagem flexível para exploração da reutilização de dados on-chip orientada ao padrão de acesso à memória. 2014. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-11012018-162142/. Acesso em: 29 jun. 2025.
APA
Santos, A. C. dos. (2014). Uma abordagem flexível para exploração da reutilização de dados on-chip orientada ao padrão de acesso à memória (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-11012018-162142/
NLM
Santos AC dos. Uma abordagem flexível para exploração da reutilização de dados on-chip orientada ao padrão de acesso à memória [Internet]. 2014 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-11012018-162142/
Vancouver
Santos AC dos. Uma abordagem flexível para exploração da reutilização de dados on-chip orientada ao padrão de acesso à memória [Internet]. 2014 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-11012018-162142/
Dissertação (Mestrado)
Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA (2014)
Santos, Daniela de Souza; Salcedo, Walter Jaimes (Orientador)
Unidade: EP
Assuntos: PROCESSAMENTO DE SINAIS, SENSORES QUÍMICOS, CIRCUITOS FPGA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SANTOS, Daniela de Souza. Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA. 2014. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-153603/. Acesso em: 29 jun. 2025.
APA
Santos, D. de S. (2014). Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-153603/
NLM
Santos D de S. Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA [Internet]. 2014 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-153603/
Vancouver
Santos D de S. Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA [Internet]. 2014 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-153603/
Dissertação (Mestrado)
Co-projeto hardware/software para cálculo de fluxo ótico (2013)
Lobo, Tiago MendonÃ§a; Marques, Eduardo (Orientador)
Unidade: ICMC
Assuntos: CIRCUITOS FPGA, COMPUTAÇÃO RECONFIGURÁVEL, PROGRAMAÇÃO CONCORRENTE, HARDWARE (ENSINO)
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LOBO, Tiago MendonÃ§a. Co-projeto hardware/software para cálculo de fluxo ótico. 2013. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2013. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-28082013-094816/. Acesso em: 29 jun. 2025.
APA
Lobo, T. M. Ã. §a. (2013). Co-projeto hardware/software para cálculo de fluxo ótico (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-28082013-094816/
NLM
Lobo TMÃ§a. Co-projeto hardware/software para cálculo de fluxo ótico [Internet]. 2013 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-28082013-094816/
Vancouver
Lobo TMÃ§a. Co-projeto hardware/software para cálculo de fluxo ótico [Internet]. 2013 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-28082013-094816/
Trabalho de evento
Eletrônica embarcada (FPGA) aplicada a processamento de imagens agrícolas (2013)
Bernardi, Rodrigo das Neves; Lulio, Luciano Cássio; Tronco, Mario Luiz
Fonte: Anais. Nome do evento: Congresso Nacional de Iniciação Científica CONIC-SEMESP. Unidades: EESC, ICMC
Assuntos: SISTEMAS EMBUTIDOS, CIRCUITOS FPGA, PROCESSAMENTO DE IMAGENS, AGRICULTURA, ENGENHARIA MECÂNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BERNARDI, Rodrigo das Neves e LULIO, Luciano Cássio e TRONCO, Mario Luiz. Eletrônica embarcada (FPGA) aplicada a processamento de imagens agrícolas. 2013, Anais.. Campinas, SP: SEMESP, 2013. Disponível em: https://repositorio.usp.br/directbitstream/61e08461-fc43-4791-a093-a8e45dfa6ea4/OK___trabalho%2028%20-%20Eletr%C3%B4nica%20embarcada%20%28FPGA%29%20aplicada%20ao%20processamento%20de%20imagens%20agr%C3%ADcolas%20%28CONIC%202013%29.pdf. Acesso em: 29 jun. 2025.
APA
Bernardi, R. das N., Lulio, L. C., & Tronco, M. L. (2013). Eletrônica embarcada (FPGA) aplicada a processamento de imagens agrícolas. In Anais. Campinas, SP: SEMESP. Recuperado de https://repositorio.usp.br/directbitstream/61e08461-fc43-4791-a093-a8e45dfa6ea4/OK___trabalho%2028%20-%20Eletr%C3%B4nica%20embarcada%20%28FPGA%29%20aplicada%20ao%20processamento%20de%20imagens%20agr%C3%ADcolas%20%28CONIC%202013%29.pdf
NLM
Bernardi R das N, Lulio LC, Tronco ML. Eletrônica embarcada (FPGA) aplicada a processamento de imagens agrícolas [Internet]. Anais. 2013 ;[citado 2025 jun. 29 ] Available from: https://repositorio.usp.br/directbitstream/61e08461-fc43-4791-a093-a8e45dfa6ea4/OK___trabalho%2028%20-%20Eletr%C3%B4nica%20embarcada%20%28FPGA%29%20aplicada%20ao%20processamento%20de%20imagens%20agr%C3%ADcolas%20%28CONIC%202013%29.pdf
Vancouver
Bernardi R das N, Lulio LC, Tronco ML. Eletrônica embarcada (FPGA) aplicada a processamento de imagens agrícolas [Internet]. Anais. 2013 ;[citado 2025 jun. 29 ] Available from: https://repositorio.usp.br/directbitstream/61e08461-fc43-4791-a093-a8e45dfa6ea4/OK___trabalho%2028%20-%20Eletr%C3%B4nica%20embarcada%20%28FPGA%29%20aplicada%20ao%20processamento%20de%20imagens%20agr%C3%ADcolas%20%28CONIC%202013%29.pdf

Unidades USP

ReP

Filtros

Autores

Autores USP

Ano de publicação

Assuntos

Área de concentração

Departamento/Programa de Pós Graduação