ReP USP - Resultado da busca

Dissertação (Mestrado)
Regulador linear de tensão de baixa queda projetado com Line-TFETs (2024)
Silva, Wenita de Lima; Martino, João Antonio (Orientador) ; Der Agopian, Paula Ghedini (coorient)
Unidade: EP
Assunto: CIRCUITOS ANALÓGICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Wenita de Lima. Regulador linear de tensão de baixa queda projetado com Line-TFETs. 2024. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2024. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-28052024-091329/pt-br.php. Acesso em: 02 ago. 2024.
APA
Silva, W. de L. (2024). Regulador linear de tensão de baixa queda projetado com Line-TFETs (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-28052024-091329/pt-br.php
NLM
Silva W de L. Regulador linear de tensão de baixa queda projetado com Line-TFETs [Internet]. 2024 ;[citado 2024 ago. 02 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-28052024-091329/pt-br.php
Vancouver
Silva W de L. Regulador linear de tensão de baixa queda projetado com Line-TFETs [Internet]. 2024 ;[citado 2024 ago. 02 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-28052024-091329/pt-br.php
Dissertação (Mestrado)
Amplificador operacional de transcondutância projetado com TFET de porta tripla operando em diferentes temperaturas (2023)
Camargo, Raphael Gil; Der Agopian, Paula Ghedini (Orientador)
Unidade: EP
Subjects: AMPLIFICADORES, CIRCUITOS ANALÓGICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CAMARGO, Raphael Gil. Amplificador operacional de transcondutância projetado com TFET de porta tripla operando em diferentes temperaturas. 2023. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2023. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-30112023-084843/. Acesso em: 02 ago. 2024.
APA
Camargo, R. G. (2023). Amplificador operacional de transcondutância projetado com TFET de porta tripla operando em diferentes temperaturas (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-30112023-084843/
NLM
Camargo RG. Amplificador operacional de transcondutância projetado com TFET de porta tripla operando em diferentes temperaturas [Internet]. 2023 ;[citado 2024 ago. 02 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-30112023-084843/
Vancouver
Camargo RG. Amplificador operacional de transcondutância projetado com TFET de porta tripla operando em diferentes temperaturas [Internet]. 2023 ;[citado 2024 ago. 02 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-30112023-084843/
Dissertação (Mestrado)
Metodologia para a otimização do rendimento e desempenho dos circuitos analógicos usando programação geométrica (2012)
Sáenz Noval, Jorge Johanny; Van Noije, Wilhelmus Adrianus Maria (Orientador)
Unidade: EP
Subjects: DFM, OTIMIZAÇÃO RESTRITA (RENDIMENTO;DESEMPENHO), CIRCUITOS ANALÓGICOS, PROCESSOS ALEATÓRIOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SÁENZ NOVAL, Jorge Johanny. Metodologia para a otimização do rendimento e desempenho dos circuitos analógicos usando programação geométrica. 2012. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2012. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13062013-114633/. Acesso em: 02 ago. 2024.
APA
Sáenz Noval, J. J. (2012). Metodologia para a otimização do rendimento e desempenho dos circuitos analógicos usando programação geométrica (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13062013-114633/
NLM
Sáenz Noval JJ. Metodologia para a otimização do rendimento e desempenho dos circuitos analógicos usando programação geométrica [Internet]. 2012 ;[citado 2024 ago. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13062013-114633/
Vancouver
Sáenz Noval JJ. Metodologia para a otimização do rendimento e desempenho dos circuitos analógicos usando programação geométrica [Internet]. 2012 ;[citado 2024 ago. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13062013-114633/
Tese (Doutorado)
Operação analógica de transistores de múltiplas portas em função da temperatura (2010)
Doria, Rodrigo Trevisoli ; Pavanello, Marcelo Antonio (Orientador)
Unidade: EP
Subjects: TRANSISTORES, SILÍCIO, DISPOSITIVOS ELETRÔNICOS, CIRCUITOS ANALÓGICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DORIA, Rodrigo Trevisoli. Operação analógica de transistores de múltiplas portas em função da temperatura. 2010. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10012011-135500/. Acesso em: 02 ago. 2024.
APA
Doria, R. T. (2010). Operação analógica de transistores de múltiplas portas em função da temperatura (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10012011-135500/
NLM
Doria RT. Operação analógica de transistores de múltiplas portas em função da temperatura [Internet]. 2010 ;[citado 2024 ago. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10012011-135500/
Vancouver
Doria RT. Operação analógica de transistores de múltiplas portas em função da temperatura [Internet]. 2010 ;[citado 2024 ago. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10012011-135500/
Dissertação (Mestrado)
Análise dos parâmetros analógicos do dispositivo SOI DTMOS (2009)
Amaro, Jefferson Oliveira; Martino, João Antonio (Orientador)
Unidade: EP
Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS MOS, TRANSISTORES (MODELAGEM), CIRCUITOS ANALÓGICOS, DISPOSITIVOS ELETRÔNICOS, MEDIDAS ELÉTRICAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AMARO, Jefferson Oliveira. Análise dos parâmetros analógicos do dispositivo SOI DTMOS. 2009. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2009. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20072009-172635/. Acesso em: 02 ago. 2024.
APA
Amaro, J. O. (2009). Análise dos parâmetros analógicos do dispositivo SOI DTMOS (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20072009-172635/
NLM
Amaro JO. Análise dos parâmetros analógicos do dispositivo SOI DTMOS [Internet]. 2009 ;[citado 2024 ago. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20072009-172635/
Vancouver
Amaro JO. Análise dos parâmetros analógicos do dispositivo SOI DTMOS [Internet]. 2009 ;[citado 2024 ago. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20072009-172635/
Tese (Doutorado)
Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas (2008)
Souza, Michelly de; Pavanello, Marcelo Antonio (Orientador)
Unidade: EP
Subjects: TRANSISTORES (MODELAGEM), DISPOSITIVOS ELETRÔNICOS, CIRCUITOS ANALÓGICOS, MEDIDAS ELÉTRICAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA, Michelly de. Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas. 2008. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2008. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-29012009-161414/. Acesso em: 02 ago. 2024.
APA
Souza, M. de. (2008). Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-29012009-161414/
NLM
Souza M de. Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas [Internet]. 2008 ;[citado 2024 ago. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-29012009-161414/
Vancouver
Souza M de. Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas [Internet]. 2008 ;[citado 2024 ago. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-29012009-161414/
Dissertação (Mestrado)
Projeto de circuitos para geração de tensão de referência em sistemas receptores/transmissores RF (2007)
Hamanaka, Cristian Otsuka; Soares Junior, João Navarro (Orientador)
Unidade: EP
Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS MOS, CIRCUITOS ANALÓGICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
HAMANAKA, Cristian Otsuka. Projeto de circuitos para geração de tensão de referência em sistemas receptores/transmissores RF. 2007. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2007. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-09012008-164614/. Acesso em: 02 ago. 2024.
APA
Hamanaka, C. O. (2007). Projeto de circuitos para geração de tensão de referência em sistemas receptores/transmissores RF (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-09012008-164614/
NLM
Hamanaka CO. Projeto de circuitos para geração de tensão de referência em sistemas receptores/transmissores RF [Internet]. 2007 ;[citado 2024 ago. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-09012008-164614/
Vancouver
Hamanaka CO. Projeto de circuitos para geração de tensão de referência em sistemas receptores/transmissores RF [Internet]. 2007 ;[citado 2024 ago. 02 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-09012008-164614/
Dissertação (Mestrado)
Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs (2005)
Souza, Michelly de; Pavanello, Marcelo Antonio (Orientador)
Unidade: EP
Subjects: TRANSISTORES (MODELAGEM), DISPOSITIVOS ELETRÔNICOS, CIRCUITOS ANALÓGICOS, MEDIDAS ELÉTRICAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA, Michelly de. Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs. 2005. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2005. . Acesso em: 02 ago. 2024.
APA
Souza, M. de. (2005). Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs (Dissertação (Mestrado). Universidade de São Paulo, São Paulo.
NLM
Souza M de. Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs. 2005 ;[citado 2024 ago. 02 ]
Vancouver
Souza M de. Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs. 2005 ;[citado 2024 ago. 02 ]
Dissertação (Mestrado)
Regulador linear de baixa queda de tensão projetado com TFETs fabricados em nanofios de silício ()
Tolêdo, Rodrigo do Nascimento; Agopian, Paula Ghedini Der (Orientador) ; Martino, João Antonio (coorient)
Unidade: EP
Assunto: CIRCUITOS ANALÓGICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TOLÊDO, Rodrigo do Nascimento. Regulador linear de baixa queda de tensão projetado com TFETs fabricados em nanofios de silício. [S.d.]. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, [S.d.]. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-26032024-114126/pt-br.php. Acesso em: 02 ago. 2024.
APA
Tolêdo, R. do N. Regulador linear de baixa queda de tensão projetado com TFETs fabricados em nanofios de silício (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-26032024-114126/pt-br.php
NLM
Tolêdo R do N. Regulador linear de baixa queda de tensão projetado com TFETs fabricados em nanofios de silício [Internet]. [citado 2024 ago. 02 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-26032024-114126/pt-br.php
Vancouver
Tolêdo R do N. Regulador linear de baixa queda de tensão projetado com TFETs fabricados em nanofios de silício [Internet]. [citado 2024 ago. 02 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-26032024-114126/pt-br.php

USP Schools

ReP

Filtros

Authors

USP affiliated authors

Date published

Subjects