Exportar registro bibliográfico

Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs (2005)

  • Authors:
  • Autor USP: SOUZA, MICHELLY DE - EP
  • Unidade: EP
  • Sigla do Departamento: PSI
  • Subjects: TRANSISTORES (MODELAGEM); DISPOSITIVOS ELETRÔNICOS; CIRCUITOS ANALÓGICOS; MEDIDAS ELÉTRICAS
  • Language: Português
  • Abstract: Apresentamos neste trabalho o desenvolvimento de um modelo analítico contínuo para transistores SOI nMOSFET com dopagem assimétrica na região de canal (Graded-Channel - GC) orientado para a simulação de circuitos analógicos, válido desde a inversão fraca até a inversão forte. Tomando como base o modelo iterativo existente para transistores GC SOI, consideramos esta estrutura como uma associação série de transistores, na qual a região fortemente dopada do canal atua como transistor principal, cuja tensão é uma fração da tensão aplicada ao dreno da estrutura completa. A tensão que efetivamente chega ao dreno do transistor principal é dependente da mobilidade, comprimento e quedas de tensão sobre cada uma das regiões do transistor GC SOI. O modelo resultante foi testado e validado através da comparação com resultados oriundos do modelo iterativo proposto anteriormente, com resultados de simulação bidimensional de dispositivos e com dados experimentais, apresentando, em todos os casos, um excelente ajuste, com erros em torno de 4%. Foram comparadas, além de curvas de corrente e suas derivadas, parâmetros importantes para a simulação e projeto de circuitos analógicos, tais como a relação entre a transcondutância e a corrente de dreno e o ganho de tensão de malha aberta em baixa freqüência. Por meio de simulações numéricas, foi possível realizar a comparação do modelo não somente com curvas de corrente características dos dispositivos GC SOI, mas também comcurvas resultantes da simulação de circuitos espelhos de corrente. Em todas as comparações realizadas uma boa concordância foi encontrada em todas as regiões operacionais. Os bons resultados obtidos indicam o grande potencial do modelo proposto para a simulação e projeto de células analógicas utilizando transistores GC SOI
  • Imprenta:
  • Data da defesa: 03.06.2005

  • How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SOUZA, Michelly de; PAVANELLO, Marcelo Antonio. Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs. 2005.Universidade de São Paulo, São Paulo, 2005.
    • APA

      Souza, M. de, & Pavanello, M. A. (2005). Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs. Universidade de São Paulo, São Paulo.
    • NLM

      Souza M de, Pavanello MA. Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs. 2005 ;
    • Vancouver

      Souza M de, Pavanello MA. Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs. 2005 ;


Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2021