Estudo de transistores UTBOX SOI não auto-alinhados como célula de memória (2013)
- Authors:
- Autor USP: NICOLETTI, TALITHA - EP
- Unidade: EP
- Sigla do Departamento: PSI
- Subjects: TRANSISTORES; MEMÓRIA RAM; MICROELETRÔNICA
- Language: Português
- Abstract: O objetivo principal deste trabalho é o estudo de transistores UTBOX SOI não auto-alinhados operando como célula de memória de apenas um transistor aproveitando-se do efeito de corpo flutuante (1T-FBRAM – single transistor floating body access memory). A caracterização elétrica dos dispositivos se deu a partir de medidas experimentais estáticas e dinâmicas e ainda, simulações numéricas bidimensionais foram implementadas para confirmar os resultados obtidos. Diferentes métodos de escrita e leitura do dado ‘1’ que também são chamados de métodos de programação do dado ‘1’ são encontrados na literatura, mas com intuito de se melhorar os parâmetros dinâmicos das memórias como o tempo de retenção e a margem de sensibilidade e ainda, permitir um maior escalamento dos dispositivos totalmente depletados, o método de programação utilizado neste trabalho será o BJT (Bipolar Junction Transistor). Uma das maiores preocupações para a aplicação de células 1T-DRAMs nas gerações futuras é o tempo de retenção que diminui juntamente com a redução do comprimento de canal do transistor. Com o intuito de solucionar este problema ou ao menos retardá-lo, é apresentando pela primeira vez um estudo sobre a dependência do tempo de retenção e da margem de sensibilidade em função do comprimento de canal, onde foi possível observar que esses parâmetros dinâmicos podem ser otimizados através da polarização do substrato e mantidos constantes para comprimentos de canal maiores que 50 nm no caso dos dispositivos não auto-alinhados e 80 nm nos dispositivos de referência.Entretanto, observou-se também que existe um comprimento de canal mínimo que é dependente do tipo de junção (30 nm no caso dos dispositivos não auto-alinhados e 50 nm nos dispositivos de referência) de modo que para comprimentos de canal abaixo desses valores críticos não há mais espaço para otimização dos parâmetros, degradando assim o desempenho da célula de memória. O mecanismo de degradação dos parâmetros dinâmicos de memória foi identificado e atribuído à amplificação da corrente de GIDL (Gate Induced Drain Leakage) pelo transistor bipolar parasitário de base estreita durante a leitura e o tempo de repouso do dado ‘0’. A presença desse efeito foi confirmada através de simulações numéricas bidimensionais dos transistores quando uma alta taxa de geração de portadores apareceu bem próxima das junções de fonte e dreno somente quando o modelo de tunelamento banda-a-banda (BTBT) foi considerado. Comparando o comportamento dos dispositivos não auto-alinhados com os dispositivos de referência tanto nos parâmetros elétricos digitais e analógicos como em aplicações de memória, constatou-se que a estrutura não auto-alinhada apresenta melhor desempenho já que alcança maior velocidade de chaveamento devido a menor inclinação de sublimiar; menor influência das linhas de campo elétrico nas cargas do canal, menor variação da tensão de limiar até mesmo com a variação da temperatura. Além disso, constatou-se que os dispositivos não auto-alinhados são mais escaláveis do que os dispositivos de referência, pois são menos susceptíveis à corrente de GIDL, apresentando menor campo elétrico e taxa de geração próximos das junções de fonte e dreno que os dispositivos de referência, alcançando um tempo de retenção de aproximadamente 4 ms e margem de sensibilidade de aproximadamente 71 µA/µm.
- Imprenta:
- Data da defesa: 19.06.2013
-
ABNT
NICOLETTI, Talitha. Estudo de transistores UTBOX SOI não auto-alinhados como célula de memória. 2013. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2013. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10072014-012728/. Acesso em: 30 dez. 2025. -
APA
Nicoletti, T. (2013). Estudo de transistores UTBOX SOI não auto-alinhados como célula de memória (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10072014-012728/ -
NLM
Nicoletti T. Estudo de transistores UTBOX SOI não auto-alinhados como célula de memória [Internet]. 2013 ;[citado 2025 dez. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10072014-012728/ -
Vancouver
Nicoletti T. Estudo de transistores UTBOX SOI não auto-alinhados como célula de memória [Internet]. 2013 ;[citado 2025 dez. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10072014-012728/ - Estudo da resistência série de fonte e dreno de transistores SOI FinFETs de porta tripla e com canal tensionado
- On the Variability of the Front-/Back-Channel LF Noise in UTBOX SOI nMOSFETs
- DIBL behavior of triple gate FinFETs with SEG on biaxial strained devices
- Spacer length and tilt implantation influence on scaled UTBOX FD MOSFETS
- Experimental and Simulation of 1T-DRAM Trend with the Gate Length on UTBOX Devices
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
