Desenvolvimento de um processo NMOS de alto desempenho: análise, caracterização e extração de parâmetros elétricos e tecnológicos (1987)
- Authors:
- Autor USP: ZASNICOFF, LUIZ SERGIO - EP
- Unidade: EP
- Sigla do Departamento: PEL
- Assunto: CIRCUITOS INTEGRADOS MOS
- Language: Português
- Abstract: A estruturação e o desenvolvimento de um processo NMOS de alto desempenho elétrico e consequente análise, extração e caracterização dos parâmetros elétricos e tecnológicos resultantes são, neste trabalho, apresentados. Inicialmente, realizamos um estudo teórico sobre o comportamento de transistores tipo enriquecimento e tipo depleção que utilizam implantação iônica (I/I) de ajuste das tensões de limiar. Mediante hipóteses e aproximações simples, propomos modelos matemáticos que apresentam os efeitos físicos, por nós descritos e interpretados. As implicações resultantes nos efeitos de 2ª ordem (canal curto e estreito) recebem tratamento específico e são adequadamente relacionadas com a estrutura típica utilizada. A estruturação do processo tecnológico é descrita a partir das etapas básicas, necessárias ao desenvolvimento proposto, que foram paralelamente pesquisadas, implementadas e caracterizadas. Os critérios elétricos e tecnológicos, com vista à obtenção de alto desempenho, são relatados e discutidos. A sequencia final de processamento foi empregada na confecção de pastilhas-teste, veículos naturais de verificação da viabilidade, atributos e propriedades da tecnologia desenvolvida. Tempos de atraso intrínseco, por inversor, de 0,73 ns, potência média dissipada por inversor 0,37 mW e figura de mérito de 0,27 pJ são resultados típicos obtidos, indicando posição de igualdade com processos HMOS de dimensões semelhantes. A extração dos principais parâmetros seguiu a metodologia tradicional. Em casos específicos desenvolvemos métodos especiais para a obtenção de determinados parâmetros. Os resultados mostram que os modelos simuladores, uma vez modificados e adaptados, podem representar, com excelente precisão, o comportamento IxV destes transistores, com um mínimo deparâmetros adicionais, garantindo a manutenção do formalismo analítico, importante na rapidez e eficiência dos programas de computadores. Transistores com comprimentos de canal efetivo de 1,8 µm de largura de 7,5 µm são eficientes em operação com fonte de 5 V, apesar da presença dos efeitos de 2ª ordem observados. A concordância dos valores calculados, a partir dos modelos teóricos apresentados e com a utilização dos parâmetros extraídos, com relação aos valores experimentais, é satisfatória, decorrente da imprecisão de ± 10% tipicamente encontrada nas amostras medidas, quer nos dispositivos de geometria pequena, quer nos de grandes dimensões.
- Imprenta:
- Data da defesa: 04.09.1987
-
ABNT
ZASNICOFF, Luiz Sergio. Desenvolvimento de um processo NMOS de alto desempenho: análise, caracterização e extração de parâmetros elétricos e tecnológicos. 1987. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 1987. . Acesso em: 11 mar. 2026. -
APA
Zasnicoff, L. S. (1987). Desenvolvimento de um processo NMOS de alto desempenho: análise, caracterização e extração de parâmetros elétricos e tecnológicos (Tese (Doutorado). Universidade de São Paulo, São Paulo. -
NLM
Zasnicoff LS. Desenvolvimento de um processo NMOS de alto desempenho: análise, caracterização e extração de parâmetros elétricos e tecnológicos. 1987 ;[citado 2026 mar. 11 ] -
Vancouver
Zasnicoff LS. Desenvolvimento de um processo NMOS de alto desempenho: análise, caracterização e extração de parâmetros elétricos e tecnológicos. 1987 ;[citado 2026 mar. 11 ] - Reactively-sputtered tin formation using fr magnetron system
- Projeto e construção de retificadores controlados de silício utilizando a técnica de tripla difusão
- Experimental study of preoxidation cleaning effects on the oxide growth rate
- Processos mos
- Estudo da deposicao de filmes de sog (spin-on-glass)
- Quantitative analysis of 'AS' and 'SB' pipe diffusion along misfit dislocation in epitaxial 'SI' / 'SI' (ge)
- Quantitative analysis of as enhanced diffusion along interfacial misfit dislocations in Si/Si(Ge) heterostructures
- Tecnologia CMOS /NMOS de 3 micra: definição da sequência do processo de fabricação
- Dependencia da tensao de limiar de transistores tipo deplecao com canal n implantado, na reducao da geometria do dispositivo
- Processo nmos de alto desempenho eletrico: caracterizacao dos principais parametros
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
