ReP USP - Resultado da busca

Tese (Doutorado)
Applying Rosenbrock method for solving stiff ODEs raised from the chemical reactivity of the atmosphere through heterogeneous architectures based on FPGAs (2023)
Souza Junior, Carlos Alberto Oliveira de ; Diniz, Pedro Nuno Cruz (coorient); Marques, Eduardo (Orientador)
Unidade: ICMC
Subjects: HARDWARE, CIRCUITOS FPGA, EQUAÇÕES DIFERENCIAIS ORDINÁRIAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA JUNIOR, Carlos Alberto Oliveira de. Applying Rosenbrock method for solving stiff ODEs raised from the chemical reactivity of the atmosphere through heterogeneous architectures based on FPGAs. 2023. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2023. Disponível em: https://www.teses.usp.br/teses/disponiveis/55/55134/tde-31082023-103217/. Acesso em: 19 ago. 2024.
APA
Souza Junior, C. A. O. de. (2023). Applying Rosenbrock method for solving stiff ODEs raised from the chemical reactivity of the atmosphere through heterogeneous architectures based on FPGAs (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de https://www.teses.usp.br/teses/disponiveis/55/55134/tde-31082023-103217/
NLM
Souza Junior CAO de. Applying Rosenbrock method for solving stiff ODEs raised from the chemical reactivity of the atmosphere through heterogeneous architectures based on FPGAs [Internet]. 2023 ;[citado 2024 ago. 19 ] Available from: https://www.teses.usp.br/teses/disponiveis/55/55134/tde-31082023-103217/
Vancouver
Souza Junior CAO de. Applying Rosenbrock method for solving stiff ODEs raised from the chemical reactivity of the atmosphere through heterogeneous architectures based on FPGAs [Internet]. 2023 ;[citado 2024 ago. 19 ] Available from: https://www.teses.usp.br/teses/disponiveis/55/55134/tde-31082023-103217/
Tese (Doutorado)
Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão (2017)
Holanda, Jose Arnaldo Mascagni de; Marques, Eduardo (Orientador)
Unidade: ICMC
Subjects: COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS FPGA, VISÃO COMPUTACIONAL, HARDWARE, SOFTWARES, CIRCULAÇÃO DE PEDESTRES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
HOLANDA, Jose Arnaldo Mascagni de. Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão. 2017. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/. Acesso em: 19 ago. 2024.
APA
Holanda, J. A. M. de. (2017). Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/
NLM
Holanda JAM de. Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão [Internet]. 2017 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/
Vancouver
Holanda JAM de. Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão [Internet]. 2017 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/
Tese (Doutorado)
Um framework para coprojeto de hardware e software de sistemas avançados de assistência ao motorista baseados em câmeras (2017)
Martinez, Leandro Andrade; Marques, Eduardo (Orientador)
Unidade: ICMC
Subjects: SISTEMAS EMBUTIDOS, VISÃO COMPUTACIONAL, COMPUTAÇÃO RECONFIGURÁVEL, PROJETO DE SOFTWARE, HARDWARE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MARTINEZ, Leandro Andrade. Um framework para coprojeto de hardware e software de sistemas avançados de assistência ao motorista baseados em câmeras. 2017. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06122017-104613/. Acesso em: 19 ago. 2024.
APA
Martinez, L. A. (2017). Um framework para coprojeto de hardware e software de sistemas avançados de assistência ao motorista baseados em câmeras (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06122017-104613/
NLM
Martinez LA. Um framework para coprojeto de hardware e software de sistemas avançados de assistência ao motorista baseados em câmeras [Internet]. 2017 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06122017-104613/
Vancouver
Martinez LA. Um framework para coprojeto de hardware e software de sistemas avançados de assistência ao motorista baseados em câmeras [Internet]. 2017 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-06122017-104613/
Dissertação (Mestrado)
A hardware/software codesign for the chemical reactivity of BRAMS (2017)
Souza Junior, Carlos Alberto Oliveira de; Marques, Eduardo (Orientador)
Unidade: ICMC
Subjects: HARDWARE, CIRCUITOS FPGA, PREVISÃO DO TEMPO, SOFTWARES, COMPUTAÇÃO RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA JUNIOR, Carlos Alberto Oliveira de. A hardware/software codesign for the chemical reactivity of BRAMS. 2017. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21092017-170006/. Acesso em: 19 ago. 2024.
APA
Souza Junior, C. A. O. de. (2017). A hardware/software codesign for the chemical reactivity of BRAMS (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21092017-170006/
NLM
Souza Junior CAO de. A hardware/software codesign for the chemical reactivity of BRAMS [Internet]. 2017 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21092017-170006/
Vancouver
Souza Junior CAO de. A hardware/software codesign for the chemical reactivity of BRAMS [Internet]. 2017 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21092017-170006/
Dissertação (Mestrado)
Classicador de kernels para mapeamento em plataforma de computação híbrida composta por FPGA e GPP (2016)
Sumoyama, Alexandre Shigueru; Bonato, Vanderlei (Orientador)
Unidade: ICMC
Subjects: SISTEMAS HÍBRIDOS, CIRCUITOS FPGA, SISTEMAS OPERACIONAIS, HARDWARE, MINERAÇÃO DE DADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SUMOYAMA, Alexandre Shigueru. Classicador de kernels para mapeamento em plataforma de computação híbrida composta por FPGA e GPP. 2016. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-15122016-165326/. Acesso em: 19 ago. 2024.
APA
Sumoyama, A. S. (2016). Classicador de kernels para mapeamento em plataforma de computação híbrida composta por FPGA e GPP (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-15122016-165326/
NLM
Sumoyama AS. Classicador de kernels para mapeamento em plataforma de computação híbrida composta por FPGA e GPP [Internet]. 2016 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-15122016-165326/
Vancouver
Sumoyama AS. Classicador de kernels para mapeamento em plataforma de computação híbrida composta por FPGA e GPP [Internet]. 2016 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-15122016-165326/
Tese (Doutorado)
Sistema de hardware reconfigurável para navegação visual de veículos autônomos (2016)
Dias, Maurício Acconcia; Osório, Fernando Santos (Orientador)
Unidade: ICMC
Subjects: COMPUTAÇÃO RECONFIGURÁVEL, REDES NEURAIS, HARDWARE, VISÃO COMPUTACIONAL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DIAS, Maurício Acconcia. Sistema de hardware reconfigurável para navegação visual de veículos autônomos. 2016. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012017-164142/. Acesso em: 19 ago. 2024.
APA
Dias, M. A. (2016). Sistema de hardware reconfigurável para navegação visual de veículos autônomos (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012017-164142/
NLM
Dias MA. Sistema de hardware reconfigurável para navegação visual de veículos autônomos [Internet]. 2016 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012017-164142/
Vancouver
Dias MA. Sistema de hardware reconfigurável para navegação visual de veículos autônomos [Internet]. 2016 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012017-164142/
Tese (Doutorado)
LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs (2015)
Oliveira, Cristiano Bacelar de; Cardoso, João Manuel Paiva (Orientador); Marques, Eduardo (Orientador)
Unidade: ICMC
Subjects: COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS FPGA, HARDWARE, GERADORES DE COMPILADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OLIVEIRA, Cristiano Bacelar de. LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs. 2015. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/. Acesso em: 19 ago. 2024.
APA
Oliveira, C. B. de. (2015). LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/
NLM
Oliveira CB de. LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs [Internet]. 2015 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/
Vancouver
Oliveira CB de. LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs [Internet]. 2015 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/
Dissertação (Mestrado)
Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA (2015)
Cunha Junior, Hélio Fernandes da; Bonato, Vanderlei (Orientador)
Unidade: ICMC
Subjects: HARDWARE, CIRCUITOS FPGA, CIRCUITOS INTEGRADOS, REDES E COMUNICAÇÃO DE DADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CUNHA JUNIOR, Hélio Fernandes da. Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA. 2015. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05102016-141441/. Acesso em: 19 ago. 2024.
APA
Cunha Junior, H. F. da. (2015). Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05102016-141441/
NLM
Cunha Junior HF da. Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA [Internet]. 2015 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05102016-141441/
Vancouver
Cunha Junior HF da. Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA [Internet]. 2015 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05102016-141441/
Dissertação (Mestrado)
Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera (2014)
Pereira, Erinaldo da Silva; Marques, Eduardo (Orientador)
Unidade: ICMC
Subjects: COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS, HARDWARE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEREIRA, Erinaldo da Silva. Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera. 2014. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092014-094648/. Acesso em: 19 ago. 2024.
APA
Pereira, E. da S. (2014). Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092014-094648/
NLM
Pereira E da S. Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera [Internet]. 2014 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092014-094648/
Vancouver
Pereira E da S. Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera [Internet]. 2014 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092014-094648/
Dissertação (Mestrado)
Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico (2011)
Souza Júnior, Francisco de; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Subjects: COMPUTAÇÃO RECONFIGURÁVEL, HARDWARE, ARQUITETURAS PARALELAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA JÚNIOR, Francisco de. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico. 2011. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/. Acesso em: 19 ago. 2024.
APA
Souza Júnior, F. de. (2011). Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/
NLM
Souza Júnior F de. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico [Internet]. 2011 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/
Vancouver
Souza Júnior F de. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico [Internet]. 2011 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25022011-111903/
Tese (Doutorado)
LALP: uma linguagem para exploração paralelismo de loops em computação reconfigurável (2010)
Menotti, Ricardo; Cardoso, João Manuel Paiva (Orientador); Marques, Eduardo (Orientador)
Unidade: ICMC
Subjects: SISTEMAS EMBUTIDOS, SISTEMAS DISTRIBUÍDOS, COMPUTAÇÃO RECONFIGURÁVEL, MONTADORES E COMPILADORES (TÉCNICAS), SOFTWARES, HARDWARE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MENOTTI, Ricardo. LALP: uma linguagem para exploração paralelismo de loops em computação reconfigurável. 2010. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17082010-151100/. Acesso em: 19 ago. 2024.
APA
Menotti, R. (2010). LALP: uma linguagem para exploração paralelismo de loops em computação reconfigurável (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17082010-151100/
NLM
Menotti R. LALP: uma linguagem para exploração paralelismo de loops em computação reconfigurável [Internet]. 2010 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17082010-151100/
Vancouver
Menotti R. LALP: uma linguagem para exploração paralelismo de loops em computação reconfigurável [Internet]. 2010 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17082010-151100/
Dissertação (Mestrado)
Estudos e avaliações de compiladores para arquiteturas reconfiguráveis (2007)
Lopes, Joelmir José; Silva, Jorge Luiz e (Orientador)
Unidade: ICMC
Subjects: C (LINGUAGEM DE PROGRAMAÇÃO), HARDWARE, ARQUITETURA RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LOPES, Joelmir José. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis. 2007. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2007. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/. Acesso em: 19 ago. 2024.
APA
Lopes, J. J. (2007). Estudos e avaliações de compiladores para arquiteturas reconfiguráveis (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
NLM
Lopes JJ. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis [Internet]. 2007 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/
Vancouver
Lopes JJ. Estudos e avaliações de compiladores para arquiteturas reconfiguráveis [Internet]. 2007 ;[citado 2024 ago. 19 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13092007-102252/

USP Schools

ReP

Filtros

Authors

USP affiliated authors

Date published

Subjects