ReP USP - Resultado da busca

Trabalho de evento
Gertab: uma ferramenta para otimizacao de maquinas de estados decompostas (1996)
Llanos Quintero, Carlos Humberto; Strum, Marius
Fonte: Anais SBCCI. Nome do evento: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LLANOS QUINTERO, Carlos Humberto e STRUM, Marius. Gertab: uma ferramenta para otimizacao de maquinas de estados decompostas. 1996, Anais.. Recife: Sbc/Sbmicro/Ufpe, 1996. . Acesso em: 15 nov. 2025.
APA
Llanos Quintero, C. H., & Strum, M. (1996). Gertab: uma ferramenta para otimizacao de maquinas de estados decompostas. In Anais SBCCI. Recife: Sbc/Sbmicro/Ufpe.
NLM
Llanos Quintero CH, Strum M. Gertab: uma ferramenta para otimizacao de maquinas de estados decompostas. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Vancouver
Llanos Quintero CH, Strum M. Gertab: uma ferramenta para otimizacao de maquinas de estados decompostas. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Trabalho de evento
Circuito buffer conversor cmos / ecl (1996)
Soares Junior, João Navarro ; Silveira, Reinaldo; Romão, Fabio Luis; Van Noije, Wilhelmus Adrianus Maria
Fonte: Anais SBCCI. Nome do evento: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro et al. Circuito buffer conversor cmos / ecl. 1996, Anais.. Recife: Sbc/Sbmicro/Ufpe, 1996. . Acesso em: 15 nov. 2025.
APA
Soares Junior, J. N., Silveira, R., Romão, F. L., & Van Noije, W. A. M. (1996). Circuito buffer conversor cmos / ecl. In Anais SBCCI. Recife: Sbc/Sbmicro/Ufpe.
NLM
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. Circuito buffer conversor cmos / ecl. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Vancouver
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. Circuito buffer conversor cmos / ecl. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Trabalho de evento
Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m (1996)
Romão, Fábio Luís; Soares Junior, João Navarro ; Silveira, Reinaldo; Van Noije, Wilhelmus Adrianus Maria
Fonte: Anais SBCCI. Nome do evento: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMÃO, Fábio Luís et al. Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. 1996, Anais.. Recife: Sbc/Sbmicro/Ufpe, 1996. . Acesso em: 15 nov. 2025.
APA
Romão, F. L., Soares Junior, J. N., Silveira, R., & Van Noije, W. A. M. (1996). Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. In Anais SBCCI. Recife: Sbc/Sbmicro/Ufpe.
NLM
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Vancouver
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Trabalho de evento
Geracao coletiva e compactacao de conjunto de testes em sintese logica (1993)
Wang, Jiang Chau
Fonte: Anais SBCCI. Nome do evento: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
WANG, Jiang Chau. Geracao coletiva e compactacao de conjunto de testes em sintese logica. 1993, Anais.. Porto Alegre: Sbc/Ufrgs, 1993. . Acesso em: 15 nov. 2025.
APA
Wang, J. C. (1993). Geracao coletiva e compactacao de conjunto de testes em sintese logica. In Anais SBCCI. Porto Alegre: Sbc/Ufrgs.
NLM
Wang JC. Geracao coletiva e compactacao de conjunto de testes em sintese logica. Anais SBCCI. 1993 ;[citado 2025 nov. 15 ]
Vancouver
Wang JC. Geracao coletiva e compactacao de conjunto de testes em sintese logica. Anais SBCCI. 1993 ;[citado 2025 nov. 15 ]
Trabalho de evento
Acell-level simulador in object-oriented style (1989)
Decaluwe, J; Van Noije, Wilhelmus Adrianus Maria
Fonte: Anais SBCCI. Nome do evento: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DECALUWE, J e VAN NOIJE, Wilhelmus Adrianus Maria. Acell-level simulador in object-oriented style. 1989, Anais.. Rio de Janeiro: Sbc/Ufrj, 1989. . Acesso em: 15 nov. 2025.
APA
Decaluwe, J., & Van Noije, W. A. M. (1989). Acell-level simulador in object-oriented style. In Anais SBCCI. Rio de Janeiro: Sbc/Ufrj.
NLM
Decaluwe J, Van Noije WAM. Acell-level simulador in object-oriented style. Anais SBCCI. 1989 ;[citado 2025 nov. 15 ]
Vancouver
Decaluwe J, Van Noije WAM. Acell-level simulador in object-oriented style. Anais SBCCI. 1989 ;[citado 2025 nov. 15 ]
Trabalho de evento
Gamil: um processador aritmetico para instrumentacao biomedica (1989)
Amazonas, José Roberto de Almeida ; Costa, T F; Santos, E
Fonte: Anais SBCCI. Nome do evento: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assuntos: BIOMEDICINA, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AMAZONAS, José Roberto de Almeida e COSTA, T F e SANTOS, E. Gamil: um processador aritmetico para instrumentacao biomedica. 1989, Anais.. Rio de Janeiro: Sbc/Ufrj, 1989. . Acesso em: 15 nov. 2025.
APA
Amazonas, J. R. de A., Costa, T. F., & Santos, E. (1989). Gamil: um processador aritmetico para instrumentacao biomedica. In Anais SBCCI. Rio de Janeiro: Sbc/Ufrj.
NLM
Amazonas JR de A, Costa TF, Santos E. Gamil: um processador aritmetico para instrumentacao biomedica. Anais SBCCI. 1989 ;[citado 2025 nov. 15 ]
Vancouver
Amazonas JR de A, Costa TF, Santos E. Gamil: um processador aritmetico para instrumentacao biomedica. Anais SBCCI. 1989 ;[citado 2025 nov. 15 ]
Trabalho de evento
Ods: sistema de integração captura esquemática ; simulador lógico (1988)
Cirone, A C; Vega, Ítalo Santiago ; Andrade, Marco Túlio Carvalho de ; Moscato, Lucas Antonio
Fonte: Anais SBCCI. Nome do evento: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CIRONE, A C et al. Ods: sistema de integração captura esquemática ; simulador lógico. 1988, Anais.. Porto Alegre: Universidade Federal do Rio Grande do Sul, 1988. Disponível em: https://repositorio.usp.br/directbitstream/8deda0cd-d9ba-4416-85b6-ee6e6166a3cc/Moscato-1988-ODS%20sistema%20de%20integracao%20captura%20esquematica.pdf. Acesso em: 15 nov. 2025.
APA
Cirone, A. C., Vega, Í. S., Andrade, M. T. C. de, & Moscato, L. A. (1988). Ods: sistema de integração captura esquemática ; simulador lógico. In Anais SBCCI. Porto Alegre: Universidade Federal do Rio Grande do Sul. Recuperado de https://repositorio.usp.br/directbitstream/8deda0cd-d9ba-4416-85b6-ee6e6166a3cc/Moscato-1988-ODS%20sistema%20de%20integracao%20captura%20esquematica.pdf
NLM
Cirone AC, Vega ÍS, Andrade MTC de, Moscato LA. Ods: sistema de integração captura esquemática ; simulador lógico [Internet]. Anais SBCCI. 1988 ;[citado 2025 nov. 15 ] Available from: https://repositorio.usp.br/directbitstream/8deda0cd-d9ba-4416-85b6-ee6e6166a3cc/Moscato-1988-ODS%20sistema%20de%20integracao%20captura%20esquematica.pdf
Vancouver
Cirone AC, Vega ÍS, Andrade MTC de, Moscato LA. Ods: sistema de integração captura esquemática ; simulador lógico [Internet]. Anais SBCCI. 1988 ;[citado 2025 nov. 15 ] Available from: https://repositorio.usp.br/directbitstream/8deda0cd-d9ba-4416-85b6-ee6e6166a3cc/Moscato-1988-ODS%20sistema%20de%20integracao%20captura%20esquematica.pdf

Unidades USP

ReP

Filtros

Autores

Autores USP