Menu

Filtros : "CIRCUITOS DIGITAIS" "EP" Removido: "Journal of Integrated Circuits and Systems" Limpar

Filtros

Refine with date range

  • 1

1 - 12 (12 records)

  • Artigo de periodico

    Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications (2023)

    Silva, V C P; Martino, João Antonio ; Simoen, Eddy ; Veloso, Anabela; Agopian, Paula Ghedini Der

    Source: Solid State Electronics. Unidade: EP

    Subjects: TRANSISTORES, TEMPERATURA, NANOTECNOLOGIA, CIRCUITOS ANALÓGICOS, CIRCUITOS DIGITAIS

    PrivadoAcesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SILVA, V C P et al. Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications. Solid State Electronics, v. 208, p. 1-5, 2023Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2023.108729. Acesso em: 05 dez. 2025.

    • APA

      Silva, V. C. P., Martino, J. A., Simoen, E., Veloso, A., & Agopian, P. G. D. (2023). Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications. Solid State Electronics, 208, 1-5. doi:10.1016/j.sse.2023.108729

    • NLM

      Silva VCP, Martino JA, Simoen E, Veloso A, Agopian PGD. Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications [Internet]. Solid State Electronics. 2023 ;208 1-5.[citado 2025 dez. 05 ] Available from: https://doi.org/10.1016/j.sse.2023.108729

    • Vancouver

      Silva VCP, Martino JA, Simoen E, Veloso A, Agopian PGD. Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications [Internet]. Solid State Electronics. 2023 ;208 1-5.[citado 2025 dez. 05 ] Available from: https://doi.org/10.1016/j.sse.2023.108729

  • Artigo de periodico

    Modeling and Analysis of Inductive -Kickback- in Low Voltage Circuits (2020)

    Cipparrone, Flávio Almeida de Magalhães ; Kaiser, Walter ; Beccaro, Wesley

    Source: IEEE Transactions on Education. Unidade: EP

    Subjects: CIRCUITOS DIGITAIS, CIRCUITOS ELÉTRICOS

    Versão PublicadaAcesso à fonteAcesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      CIPPARRONE, Flávio Almeida de Magalhães e KAISER, Walter e BECCARO, Wesley. Modeling and Analysis of Inductive -Kickback- in Low Voltage Circuits. IEEE Transactions on Education, v. 63, p. 17-23, 2020Tradução . . Disponível em: http://www.ieee.org/publications_standards/publications/rights/index.html for more information. Acesso em: 05 dez. 2025.

    • APA

      Cipparrone, F. A. de M., Kaiser, W., & Beccaro, W. (2020). Modeling and Analysis of Inductive -Kickback- in Low Voltage Circuits. IEEE Transactions on Education, 63, 17-23. doi:10.1109/TE.2019.2929476

    • NLM

      Cipparrone FA de M, Kaiser W, Beccaro W. Modeling and Analysis of Inductive -Kickback- in Low Voltage Circuits [Internet]. IEEE Transactions on Education. 2020 ; 63 17-23.[citado 2025 dez. 05 ] Available from: http://www.ieee.org/publications_standards/publications/rights/index.html for more information.

    • Vancouver

      Cipparrone FA de M, Kaiser W, Beccaro W. Modeling and Analysis of Inductive -Kickback- in Low Voltage Circuits [Internet]. IEEE Transactions on Education. 2020 ; 63 17-23.[citado 2025 dez. 05 ] Available from: http://www.ieee.org/publications_standards/publications/rights/index.html for more information.

  • Dissertação (Mestrado)

    Verificação funcional para circuitos de transmissão e recepção de sinais mistos (2017)

    Martins, Vinícius Antonio de Oliveira; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: CIRCUITOS DIGITAIS, CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      MARTINS, Vinícius Antonio de Oliveira. Verificação funcional para circuitos de transmissão e recepção de sinais mistos. 2017. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/. Acesso em: 05 dez. 2025.

    • APA

      Martins, V. A. de O. (2017). Verificação funcional para circuitos de transmissão e recepção de sinais mistos (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/

    • NLM

      Martins VA de O. Verificação funcional para circuitos de transmissão e recepção de sinais mistos [Internet]. 2017 ;[citado 2025 dez. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/

    • Vancouver

      Martins VA de O. Verificação funcional para circuitos de transmissão e recepção de sinais mistos [Internet]. 2017 ;[citado 2025 dez. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/

  • Dissertação (Mestrado)

    Projeto de circuito oscilador controlado numericamente implementado em CMOS com otimização de área (2016)

    Carvalho, Paulo Roberto Bueno de; Van Noije, Wilhelmus Adrianus Maria (Orientador)

    Unidade: EP

    Subjects: ENGENHARIA ELÉTRICA, CIRCUITOS DIGITAIS, CIRCUITOS INTEGRADOS, ESPECTROSCOPIA, ARITMÉTICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      CARVALHO, Paulo Roberto Bueno de. Projeto de circuito oscilador controlado numericamente implementado em CMOS com otimização de área. 2016. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26012017-085719/. Acesso em: 05 dez. 2025.

    • APA

      Carvalho, P. R. B. de. (2016). Projeto de circuito oscilador controlado numericamente implementado em CMOS com otimização de área (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26012017-085719/

    • NLM

      Carvalho PRB de. Projeto de circuito oscilador controlado numericamente implementado em CMOS com otimização de área [Internet]. 2016 ;[citado 2025 dez. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26012017-085719/

    • Vancouver

      Carvalho PRB de. Projeto de circuito oscilador controlado numericamente implementado em CMOS com otimização de área [Internet]. 2016 ;[citado 2025 dez. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26012017-085719/

  • Dissertação (Mestrado)

    Turbo decodificadores de bloco de baixa potência para comunicação digital sem fio (2004)

    Martins, João Paulo Trierveiler; Strum, Marius (Orientador)

    Unidade: EP

    Subjects: CODIFICAÇÃO, CIRCUITOS DIGITAIS, MICROELETRÔNICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      MARTINS, João Paulo Trierveiler. Turbo decodificadores de bloco de baixa potência para comunicação digital sem fio. 2004. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2004. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-27092004-161308/. Acesso em: 05 dez. 2025.

    • APA

      Martins, J. P. T. (2004). Turbo decodificadores de bloco de baixa potência para comunicação digital sem fio (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-27092004-161308/

    • NLM

      Martins JPT. Turbo decodificadores de bloco de baixa potência para comunicação digital sem fio [Internet]. 2004 ;[citado 2025 dez. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-27092004-161308/

    • Vancouver

      Martins JPT. Turbo decodificadores de bloco de baixa potência para comunicação digital sem fio [Internet]. 2004 ;[citado 2025 dez. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-27092004-161308/

  • Dissertação (Mestrado)

    Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável (2004)

    Duarte, Neimar Marques; Zuffo, João Antonio (Orientador)

    Unidade: EP

    Subjects: CRIPTOLOGIA, DISPOSITIVOS ELETRÔNICOS, CIRCUITOS INTEGRADOS, CIRCUITOS DIGITAIS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      DUARTE, Neimar Marques. Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável. 2004. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2004. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3142/tde-14112024-153415/pt-br.php. Acesso em: 05 dez. 2025.

    • APA

      Duarte, N. M. (2004). Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3142/tde-14112024-153415/pt-br.php

    • NLM

      Duarte NM. Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável [Internet]. 2004 ;[citado 2025 dez. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3142/tde-14112024-153415/pt-br.php

    • Vancouver

      Duarte NM. Coprocessador criptográfico padrão Advanced Encryption Standard (AES) baseado em lógica programável [Internet]. 2004 ;[citado 2025 dez. 05 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3142/tde-14112024-153415/pt-br.php

  • Tese (Doutorado)

    Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada (2004)

    Oliveira, Duarte Lopes de; Strum, Marius (Orientador)

    Unidade: EP

    Subjects: CIRCUITOS INTEGRADOS, CIRCUITOS DIGITAIS, CONTROLADORES DIGITAIS

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      OLIVEIRA, Duarte Lopes de. Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada. 2004. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2004. . Acesso em: 05 dez. 2025.

    • APA

      Oliveira, D. L. de. (2004). Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada (Tese (Doutorado). Universidade de São Paulo, São Paulo.

    • NLM

      Oliveira DL de. Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada. 2004 ;[citado 2025 dez. 05 ]

    • Vancouver

      Oliveira DL de. Miriã: uma ferramenta para a síntese de controladores assíncronos multi-rajada. 2004 ;[citado 2025 dez. 05 ]

  • Artigo de periodico

    Considering Second-Harmonic Terms in the Operation of the Phase Detector for Second-Order Phase-Locked Loop (2003)

    Piqueira, José Roberto Castilho ; Monteiro, Luiz Henrique Alves

    Source: IEEE Transactions on Circuits and Systems. Unidade: EP

    Assunto: CIRCUITOS DIGITAIS

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      PIQUEIRA, José Roberto Castilho e MONTEIRO, Luiz Henrique Alves. Considering Second-Harmonic Terms in the Operation of the Phase Detector for Second-Order Phase-Locked Loop. IEEE Transactions on Circuits and Systems, v. 50, n. 6, p. 805-809, 2003Tradução . . Disponível em: https://doi.org/10.1109/tcsi.2003.812612. Acesso em: 05 dez. 2025.

    • APA

      Piqueira, J. R. C., & Monteiro, L. H. A. (2003). Considering Second-Harmonic Terms in the Operation of the Phase Detector for Second-Order Phase-Locked Loop. IEEE Transactions on Circuits and Systems, 50( 6), 805-809. doi:10.1109/tcsi.2003.812612

    • NLM

      Piqueira JRC, Monteiro LHA. Considering Second-Harmonic Terms in the Operation of the Phase Detector for Second-Order Phase-Locked Loop [Internet]. IEEE Transactions on Circuits and Systems. 2003 ; 50( 6): 805-809.[citado 2025 dez. 05 ] Available from: https://doi.org/10.1109/tcsi.2003.812612

    • Vancouver

      Piqueira JRC, Monteiro LHA. Considering Second-Harmonic Terms in the Operation of the Phase Detector for Second-Order Phase-Locked Loop [Internet]. IEEE Transactions on Circuits and Systems. 2003 ; 50( 6): 805-809.[citado 2025 dez. 05 ] Available from: https://doi.org/10.1109/tcsi.2003.812612

  • Artigo de periodico

    Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design (2002)

    Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria

    Source: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. Unidade: EP

    Assunto: CIRCUITOS DIGITAIS

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, v. 10, n. 3, p. 301-308, 2002Tradução . . Disponível em: https://doi.org/10.1109/tvlsi.2002.1043333. Acesso em: 05 dez. 2025.

    • APA

      Soares Junior, J. N., & Van Noije, W. A. M. (2002). Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 10( 3), 301-308. doi:10.1109/tvlsi.2002.1043333

    • NLM

      Soares Junior JN, Van Noije WAM. Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design [Internet]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2002 ; 10( 3): 301-308.[citado 2025 dez. 05 ] Available from: https://doi.org/10.1109/tvlsi.2002.1043333

    • Vancouver

      Soares Junior JN, Van Noije WAM. Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design [Internet]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2002 ; 10( 3): 301-308.[citado 2025 dez. 05 ] Available from: https://doi.org/10.1109/tvlsi.2002.1043333

  • Tese (Doutorado)

    Estudo, implementação e aplicação de técnicas pseudo-exaustivas ao teste de circuitos integrados digitais (1988)

    Amazonas, José Roberto de Almeida ; Strum, Marius (Orientador)

    Unidade: EP

    Subjects: CIRCUITOS INTEGRADOS, CIRCUITOS DIGITAIS

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      AMAZONAS, José Roberto de Almeida. Estudo, implementação e aplicação de técnicas pseudo-exaustivas ao teste de circuitos integrados digitais. 1988. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 1988. . Acesso em: 05 dez. 2025.

    • APA

      Amazonas, J. R. de A. (1988). Estudo, implementação e aplicação de técnicas pseudo-exaustivas ao teste de circuitos integrados digitais (Tese (Doutorado). Universidade de São Paulo, São Paulo.

    • NLM

      Amazonas JR de A. Estudo, implementação e aplicação de técnicas pseudo-exaustivas ao teste de circuitos integrados digitais. 1988 ;[citado 2025 dez. 05 ]

    • Vancouver

      Amazonas JR de A. Estudo, implementação e aplicação de técnicas pseudo-exaustivas ao teste de circuitos integrados digitais. 1988 ;[citado 2025 dez. 05 ]

  • Tese (Livre Docência)

    Experimentos de identificação em circuitos digitais (1977)

    Dias, Francisco José de Oliveira

    Unidade: EP

    Assunto: CIRCUITOS DIGITAIS

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      DIAS, Francisco José de Oliveira. Experimentos de identificação em circuitos digitais. 1977. Tese (Livre Docência) – Universidade de São Paulo, São Paulo, 1977. . Acesso em: 05 dez. 2025.

    • APA

      Dias, F. J. de O. (1977). Experimentos de identificação em circuitos digitais (Tese (Livre Docência). Universidade de São Paulo, São Paulo.

    • NLM

      Dias FJ de O. Experimentos de identificação em circuitos digitais. 1977 ;[citado 2025 dez. 05 ]

    • Vancouver

      Dias FJ de O. Experimentos de identificação em circuitos digitais. 1977 ;[citado 2025 dez. 05 ]

  • Tese (Livre Docência)

    Automação de projetos de sistemas digitais: arquivo central (1976)

    Massola, Antônio Marcos de Aguirra

    Unidade: EP

    Assunto: CIRCUITOS DIGITAIS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      MASSOLA, Antônio Marcos de Aguirra. Automação de projetos de sistemas digitais: arquivo central. 1976. Tese (Livre Docência) – Universidade de São Paulo, São Paulo, 1976. Disponível em: http://www.teses.usp.br/teses/disponiveis/livredocencia/3/tde-24112017-115610. Acesso em: 05 dez. 2025.

    • APA

      Massola, A. M. de A. (1976). Automação de projetos de sistemas digitais: arquivo central (Tese (Livre Docência). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/livredocencia/3/tde-24112017-115610

    • NLM

      Massola AM de A. Automação de projetos de sistemas digitais: arquivo central [Internet]. 1976 ;[citado 2025 dez. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/livredocencia/3/tde-24112017-115610

    • Vancouver

      Massola AM de A. Automação de projetos de sistemas digitais: arquivo central [Internet]. 1976 ;[citado 2025 dez. 05 ] Available from: http://www.teses.usp.br/teses/disponiveis/livredocencia/3/tde-24112017-115610
  • 1

1 - 12 (12 records)

Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2025