ReP USP - Resultado da busca

Trabalho de evento
Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization (2020)
Soares Junior, João Navarro ; Luppe, Maximiliam
Fonte: Proceedings. Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Assuntos: CONSUMO DE ENERGIA ELÉTRICA, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro e LUPPE, Maximiliam. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization. 2020, Anais.. New York, NY, USA: ACM, 2020. Disponível em: https://doi.org/10.1109/SBCCI50935.2020.9189913. Acesso em: 11 dez. 2025.
APA
Soares Junior, J. N., & Luppe, M. (2020). Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization. In Proceedings. New York, NY, USA: ACM. doi:10.1109/SBCCI50935.2020.9189913
NLM
Soares Junior JN, Luppe M. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization [Internet]. Proceedings. 2020 ;[citado 2025 dez. 11 ] Available from: https://doi.org/10.1109/SBCCI50935.2020.9189913
Vancouver
Soares Junior JN, Luppe M. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization [Internet]. Proceedings. 2020 ;[citado 2025 dez. 11 ] Available from: https://doi.org/10.1109/SBCCI50935.2020.9189913
Trabalho de evento
Run-time cache configuration for the LEON-3 embedded processor (2015)
Silva, Bruno A; Cuminato, Lucas A; Bonato, Vanderlei ; Diniz, Pedro C
Fonte: Proceedings. Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: ICMC
Assuntos: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Bruno A et al. Run-time cache configuration for the LEON-3 embedded processor. 2015, Anais.. New York: ACM, 2015. Disponível em: https://doi.org/10.1145/2800986.2801026. Acesso em: 11 dez. 2025.
APA
Silva, B. A., Cuminato, L. A., Bonato, V., & Diniz, P. C. (2015). Run-time cache configuration for the LEON-3 embedded processor. In Proceedings. New York: ACM. doi:10.1145/2800986.2801026
NLM
Silva BA, Cuminato LA, Bonato V, Diniz PC. Run-time cache configuration for the LEON-3 embedded processor [Internet]. Proceedings. 2015 ;[citado 2025 dez. 11 ] Available from: https://doi.org/10.1145/2800986.2801026
Vancouver
Silva BA, Cuminato LA, Bonato V, Diniz PC. Run-time cache configuration for the LEON-3 embedded processor [Internet]. Proceedings. 2015 ;[citado 2025 dez. 11 ] Available from: https://doi.org/10.1145/2800986.2801026
Trabalho de evento
Top-down design for low power multi-bit sigma-delta modulator (2012)
Alarcon Cubas, Heiner Grover ; Soares Junior, João Navarro
Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Assuntos: MODULAÇÃO DIGITAL, CIRCUITOS ELETRÔNICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ALARCON CUBAS, Heiner Grover e SOARES JUNIOR, João Navarro. Top-down design for low power multi-bit sigma-delta modulator. 2012, Anais.. Piscataway, NJ: IEEE, 2012. Disponível em: https://doi.org/10.1109/SBCCI.2012.6344448. Acesso em: 11 dez. 2025.
APA
Alarcon Cubas, H. G., & Soares Junior, J. N. (2012). Top-down design for low power multi-bit sigma-delta modulator. In . Piscataway, NJ: IEEE. doi:10.1109/SBCCI.2012.6344448
NLM
Alarcon Cubas HG, Soares Junior JN. Top-down design for low power multi-bit sigma-delta modulator [Internet]. 2012 ;[citado 2025 dez. 11 ] Available from: https://doi.org/10.1109/SBCCI.2012.6344448
Vancouver
Alarcon Cubas HG, Soares Junior JN. Top-down design for low power multi-bit sigma-delta modulator [Internet]. 2012 ;[citado 2025 dez. 11 ] Available from: https://doi.org/10.1109/SBCCI.2012.6344448
Trabalho de evento
A 4.1 GHz prescaler using double data throughput E-TSPC structures (2007)
Miranda, Fernando Pedro Henriques de; Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Fonte: Proceedings. Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidades: EESC, EP
Assunto: ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MIRANDA, Fernando Pedro Henriques de e SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. A 4.1 GHz prescaler using double data throughput E-TSPC structures. 2007, Anais.. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2007. Disponível em: http://dx.doi.org/10.1145/1284480.1284518. Acesso em: 11 dez. 2025.
APA
Miranda, F. P. H. de, Soares Junior, J. N., & Van Noije, W. A. M. (2007). A 4.1 GHz prescaler using double data throughput E-TSPC structures. In Proceedings. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1145/1284480.1284518
NLM
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz prescaler using double data throughput E-TSPC structures [Internet]. Proceedings. 2007 ;[citado 2025 dez. 11 ] Available from: http://dx.doi.org/10.1145/1284480.1284518
Vancouver
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz prescaler using double data throughput E-TSPC structures [Internet]. Proceedings. 2007 ;[citado 2025 dez. 11 ] Available from: http://dx.doi.org/10.1145/1284480.1284518

Unidades USP

ReP

Filtros

Autores

Autores USP

Assuntos