ReP USP - Resultado da busca

Trabalho de evento-resumo
Re-projeto de um oscilador controlável por tensão (VCO) (2004)
Ojima, Diego Takeshi; Vale Neto, José Vieira do
Source: SIICUSP 2004: resumos. Conference titles: Simpósio Internacional de Iniciação Científica da Universidade de São Paulo. Unidade: EP
Assunto: OSCILADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OJIMA, Diego Takeshi e VALE NETO, José Vieira do. Re-projeto de um oscilador controlável por tensão (VCO). 2004, Anais.. São Paulo: USP, 2004. Disponível em: http://www.usp.br/siicusp/12osiicusp/index_2004.htm. Acesso em: 24 abr. 2026.
APA
Ojima, D. T., & Vale Neto, J. V. do. (2004). Re-projeto de um oscilador controlável por tensão (VCO). In SIICUSP 2004: resumos. São Paulo: USP. Recuperado de http://www.usp.br/siicusp/12osiicusp/index_2004.htm
NLM
Ojima DT, Vale Neto JV do. Re-projeto de um oscilador controlável por tensão (VCO) [Internet]. SIICUSP 2004: resumos. 2004 ;[citado 2026 abr. 24 ] Available from: http://www.usp.br/siicusp/12osiicusp/index_2004.htm
Vancouver
Ojima DT, Vale Neto JV do. Re-projeto de um oscilador controlável por tensão (VCO) [Internet]. SIICUSP 2004: resumos. 2004 ;[citado 2026 abr. 24 ] Available from: http://www.usp.br/siicusp/12osiicusp/index_2004.htm
Trabalho de evento
Re-projeto de um oscilador controlável por tensão do tipo LC-Tanque em CMOS para rádio freqüência (2004)
Vale Neto, José Vieira do
Source: MOMAG 2004 SBMO CBMag. Conference titles: Simpósio Brasileiro de Microondas e Optoeletrônica. Unidade: EP
Subjects: ELETROMAGNETISMO, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VALE NETO, José Vieira do. Re-projeto de um oscilador controlável por tensão do tipo LC-Tanque em CMOS para rádio freqüência. 2004, Anais.. São Paulo: SBMO / SBMag, 2004. . Acesso em: 24 abr. 2026.
APA
Vale Neto, J. V. do. (2004). Re-projeto de um oscilador controlável por tensão do tipo LC-Tanque em CMOS para rádio freqüência. In MOMAG 2004 SBMO CBMag. São Paulo: SBMO / SBMag.
NLM
Vale Neto JV do. Re-projeto de um oscilador controlável por tensão do tipo LC-Tanque em CMOS para rádio freqüência. MOMAG 2004 SBMO CBMag. 2004 ;[citado 2026 abr. 24 ]
Vancouver
Vale Neto JV do. Re-projeto de um oscilador controlável por tensão do tipo LC-Tanque em CMOS para rádio freqüência. MOMAG 2004 SBMO CBMag. 2004 ;[citado 2026 abr. 24 ]
Relatorio tecnico
Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência (2003)
Ohara, Gilson Mikio; Vale Neto, José Vieira do
Unidade: EP
Subjects: OSCILADORES, CIRCUITOS INTEGRADOS MOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OHARA, Gilson Mikio e VALE NETO, José Vieira do. Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência. . São Paulo: EPUSP. . Acesso em: 24 abr. 2026. , 2003
APA
Ohara, G. M., & Vale Neto, J. V. do. (2003). Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência. São Paulo: EPUSP.
NLM
Ohara GM, Vale Neto JV do. Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência. 2003 ;[citado 2026 abr. 24 ]
Vancouver
Ohara GM, Vale Neto JV do. Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência. 2003 ;[citado 2026 abr. 24 ]
Trabalho de evento
A data path synthesis method to self-testable application specific integrated circuit (ASIC) (2000)
Costa, Jefferson Perez R.; Vale Neto, José Vieira do
Source: Proceedings. Conference titles: Symposium on Integrated Circuits and Systems Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
COSTA, Jefferson Perez R. e VALE NETO, José Vieira do. A data path synthesis method to self-testable application specific integrated circuit (ASIC). 2000, Anais.. Los Alamitos: IEEE, 2000. . Acesso em: 24 abr. 2026.
APA
Costa, J. P. R., & Vale Neto, J. V. do. (2000). A data path synthesis method to self-testable application specific integrated circuit (ASIC). In Proceedings. Los Alamitos: IEEE.
NLM
Costa JPR, Vale Neto JV do. A data path synthesis method to self-testable application specific integrated circuit (ASIC). Proceedings. 2000 ;[citado 2026 abr. 24 ]
Vancouver
Costa JPR, Vale Neto JV do. A data path synthesis method to self-testable application specific integrated circuit (ASIC). Proceedings. 2000 ;[citado 2026 abr. 24 ]
Monografia/livro
Sistemas digitales: elementos para un diseño a alto nivel (1999)
Rozo, A G; Wang, Jiang Chau ; Costés, L A; Guerrero, M; López, A; Ploger, P G; Strum, Marius; Vale Neto, José Vieira do; Villar, E; Wilberg, J
Unidade: EP
Assunto: PROCESSAMENTO DIGITAL DE SINAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROZO, A G et al. Sistemas digitales: elementos para un diseño a alto nivel. . Santafé de Bogotá: Uniandes. . Acesso em: 24 abr. 2026. , 1999
APA
Rozo, A. G., Wang, J. C., Costés, L. A., Guerrero, M., López, A., Ploger, P. G., et al. (1999). Sistemas digitales: elementos para un diseño a alto nivel. Santafé de Bogotá: Uniandes.
NLM
Rozo AG, Wang JC, Costés LA, Guerrero M, López A, Ploger PG, Strum M, Vale Neto JV do, Villar E, Wilberg J. Sistemas digitales: elementos para un diseño a alto nivel. 1999 ;[citado 2026 abr. 24 ]
Vancouver
Rozo AG, Wang JC, Costés LA, Guerrero M, López A, Ploger PG, Strum M, Vale Neto JV do, Villar E, Wilberg J. Sistemas digitales: elementos para un diseño a alto nivel. 1999 ;[citado 2026 abr. 24 ]
Trabalho de evento
Data path functional units BIST plan optimization: a study-case (1997)
Amazonas, José Roberto de Almeida ; Strum, Marius; Vale Neto, José Vieira do; Wang, Jiang Chau ; Rouzeyre, B; Flotters, M L
Conference titles: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AMAZONAS, José Roberto de Almeida et al. Data path functional units BIST plan optimization: a study-case. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 24 abr. 2026.
APA
Amazonas, J. R. de A., Strum, M., Vale Neto, J. V. do, Wang, J. C., Rouzeyre, B., & Flotters, M. L. (1997). Data path functional units BIST plan optimization: a study-case. In . Porto Alegre: UFRGS.
NLM
Amazonas JR de A, Strum M, Vale Neto JV do, Wang JC, Rouzeyre B, Flotters ML. Data path functional units BIST plan optimization: a study-case. 1997 ;[citado 2026 abr. 24 ]
Vancouver
Amazonas JR de A, Strum M, Vale Neto JV do, Wang JC, Rouzeyre B, Flotters ML. Data path functional units BIST plan optimization: a study-case. 1997 ;[citado 2026 abr. 24 ]
Trabalho de evento
A strategy for recursive high level synthesis (1997)
Strum, Marius; Vale Neto, José Vieira do; Wang, Jiang Chau ; Teruya, M Y; Jerraya, A A
Source: Proceedings. Conference titles: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
STRUM, Marius et al. A strategy for recursive high level synthesis. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 24 abr. 2026.
APA
Strum, M., Vale Neto, J. V. do, Wang, J. C., Teruya, M. Y., & Jerraya, A. A. (1997). A strategy for recursive high level synthesis. In Proceedings. Porto Alegre: UFRGS.
NLM
Strum M, Vale Neto JV do, Wang JC, Teruya MY, Jerraya AA. A strategy for recursive high level synthesis. Proceedings. 1997 ;[citado 2026 abr. 24 ]
Vancouver
Strum M, Vale Neto JV do, Wang JC, Teruya MY, Jerraya AA. A strategy for recursive high level synthesis. Proceedings. 1997 ;[citado 2026 abr. 24 ]
Trabalho de evento
Built-in self test high level synthesis. (em CD-Rom) (1997)
Amazonas, José Roberto de Almeida ; Strum, Marius; Vale Neto, José Vieira do; Wang, Jiang Chau ; Rouzeyre, B; Flottes, M L
Source: Proceedings. Conference titles: Conference of the Brazilian Microelectronics Society. Unidade: EP
Subjects: CIRCUITOS INTEGRADOS, SEMICONDUTORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AMAZONAS, José Roberto de Almeida et al. Built-in self test high level synthesis. (em CD-Rom). 1997, Anais.. Itajubá: SBMICRO/EFEI, 1997. . Acesso em: 24 abr. 2026.
APA
Amazonas, J. R. de A., Strum, M., Vale Neto, J. V. do, Wang, J. C., Rouzeyre, B., & Flottes, M. L. (1997). Built-in self test high level synthesis. (em CD-Rom). In Proceedings. Itajubá: SBMICRO/EFEI.
NLM
Amazonas JR de A, Strum M, Vale Neto JV do, Wang JC, Rouzeyre B, Flottes ML. Built-in self test high level synthesis. (em CD-Rom). Proceedings. 1997 ;[citado 2026 abr. 24 ]
Vancouver
Amazonas JR de A, Strum M, Vale Neto JV do, Wang JC, Rouzeyre B, Flottes ML. Built-in self test high level synthesis. (em CD-Rom). Proceedings. 1997 ;[citado 2026 abr. 24 ]
Trabalho de evento
Transformations for functional modules in hierarchical high level synthesis (1997)
Teruya, M Y; Wang, Jiang Chau ; Vale Neto, José Vieira do; Strum, Marius; Jerraya, A A
Source: Proceedings. Conference titles: Brazilian Symposium on Integrated Circuit Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TERUYA, M Y et al. Transformations for functional modules in hierarchical high level synthesis. 1997, Anais.. Porto Alegre: UFRGS, 1997. . Acesso em: 24 abr. 2026.
APA
Teruya, M. Y., Wang, J. C., Vale Neto, J. V. do, Strum, M., & Jerraya, A. A. (1997). Transformations for functional modules in hierarchical high level synthesis. In Proceedings. Porto Alegre: UFRGS.
NLM
Teruya MY, Wang JC, Vale Neto JV do, Strum M, Jerraya AA. Transformations for functional modules in hierarchical high level synthesis. Proceedings. 1997 ;[citado 2026 abr. 24 ]
Vancouver
Teruya MY, Wang JC, Vale Neto JV do, Strum M, Jerraya AA. Transformations for functional modules in hierarchical high level synthesis. Proceedings. 1997 ;[citado 2026 abr. 24 ]
Artigo de periodico
RECMAP: uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes (1997)
Gerhard, André; Vale Neto, José Vieira do
Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GERHARD, André e VALE NETO, José Vieira do. RECMAP: uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes. 1997Tradução . . Disponível em: https://repositorio.usp.br/directbitstream/cc6684a3-3612-46f4-86c0-9c77f5b8457b/977152.pdf. Acesso em: 24 abr. 2026.
APA
Gerhard, A., & Vale Neto, J. V. do. (1997). RECMAP: uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes. Recuperado de https://repositorio.usp.br/directbitstream/cc6684a3-3612-46f4-86c0-9c77f5b8457b/977152.pdf
NLM
Gerhard A, Vale Neto JV do. RECMAP: uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes [Internet]. 1997 ;[citado 2026 abr. 24 ] Available from: https://repositorio.usp.br/directbitstream/cc6684a3-3612-46f4-86c0-9c77f5b8457b/977152.pdf
Vancouver
Gerhard A, Vale Neto JV do. RECMAP: uma ferramenta para otimização em síntese de alto nível baseada em reconhecimento funcional e mapeamento de componentes [Internet]. 1997 ;[citado 2026 abr. 24 ] Available from: https://repositorio.usp.br/directbitstream/cc6684a3-3612-46f4-86c0-9c77f5b8457b/977152.pdf
Trabalho de evento
Filtro digital em asic em arquitetura direta (1996)
Vale Neto, José Vieira do
Source: Anais. Conference titles: Workshop Iberchip. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VALE NETO, José Vieira do. Filtro digital em asic em arquitetura direta. 1996, Anais.. São Paulo: Lsi-Epusp/Cti/Uab, 1996. . Acesso em: 24 abr. 2026.
APA
Vale Neto, J. V. do. (1996). Filtro digital em asic em arquitetura direta. In Anais. São Paulo: Lsi-Epusp/Cti/Uab.
NLM
Vale Neto JV do. Filtro digital em asic em arquitetura direta. Anais. 1996 ;[citado 2026 abr. 24 ]
Vancouver
Vale Neto JV do. Filtro digital em asic em arquitetura direta. Anais. 1996 ;[citado 2026 abr. 24 ]
Trabalho de evento
Filtro digital em asic em arquitetura microprogramada (1996)
Vale Neto, José Vieira do
Source: Anais. Conference titles: Workshop Iberchip. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VALE NETO, José Vieira do. Filtro digital em asic em arquitetura microprogramada. 1996, Anais.. São Paulo: Lsi-Epusp/Cti/Uab, 1996. . Acesso em: 24 abr. 2026.
APA
Vale Neto, J. V. do. (1996). Filtro digital em asic em arquitetura microprogramada. In Anais. São Paulo: Lsi-Epusp/Cti/Uab.
NLM
Vale Neto JV do. Filtro digital em asic em arquitetura microprogramada. Anais. 1996 ;[citado 2026 abr. 24 ]
Vancouver
Vale Neto JV do. Filtro digital em asic em arquitetura microprogramada. Anais. 1996 ;[citado 2026 abr. 24 ]
Trabalho de evento
Xdr - uma ferramenta para sintese automatica de circuitos integrados para processamento de sinais digitais (1994)
Cesario, W O; Valle Neto, J V
Source: Anais. Conference titles: Congresso da Sociedade Brasileira de Microeletronica. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CESARIO, W O e VALLE NETO, J V. Xdr - uma ferramenta para sintese automatica de circuitos integrados para processamento de sinais digitais. 1994, Anais.. Rio de Janeiro: Sbmicro/Ufrj, 1994. . Acesso em: 24 abr. 2026.
APA
Cesario, W. O., & Valle Neto, J. V. (1994). Xdr - uma ferramenta para sintese automatica de circuitos integrados para processamento de sinais digitais. In Anais. Rio de Janeiro: Sbmicro/Ufrj.
NLM
Cesario WO, Valle Neto JV. Xdr - uma ferramenta para sintese automatica de circuitos integrados para processamento de sinais digitais. Anais. 1994 ;[citado 2026 abr. 24 ]
Vancouver
Cesario WO, Valle Neto JV. Xdr - uma ferramenta para sintese automatica de circuitos integrados para processamento de sinais digitais. Anais. 1994 ;[citado 2026 abr. 24 ]
Trabalho de evento
GERAFILTRO: sistema de obtenção automática de leiautes de filtros digitais IIR baseado no compilador de silício estrutural LAGER (1994)
Pires, R; Vale Neto, José Vieira do
Source: Anais. Conference titles: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: FILTROS ELÉTRICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PIRES, R e VALE NETO, José Vieira do. GERAFILTRO: sistema de obtenção automática de leiautes de filtros digitais IIR baseado no compilador de silício estrutural LAGER. 1994, Anais.. Porto Alegre: Sbc/Ufrgs, 1994. . Acesso em: 24 abr. 2026.
APA
Pires, R., & Vale Neto, J. V. do. (1994). GERAFILTRO: sistema de obtenção automática de leiautes de filtros digitais IIR baseado no compilador de silício estrutural LAGER. In Anais. Porto Alegre: Sbc/Ufrgs.
NLM
Pires R, Vale Neto JV do. GERAFILTRO: sistema de obtenção automática de leiautes de filtros digitais IIR baseado no compilador de silício estrutural LAGER. Anais. 1994 ;[citado 2026 abr. 24 ]
Vancouver
Pires R, Vale Neto JV do. GERAFILTRO: sistema de obtenção automática de leiautes de filtros digitais IIR baseado no compilador de silício estrutural LAGER. Anais. 1994 ;[citado 2026 abr. 24 ]
Artigo de periodico
Gerafiltro:: sistema para projeto automatico de filtros digitais iir (da especificacao em alto nivel ao leiaute do asic) (1994)
Pires, R; Vale Neto, José Vieira do
Source: Boletim Técnico da Escola Politécnica da Usp. Departamento de Engenharia de Eletricidade. Unidade: EP
Assunto: FILTROS ELÉTRICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PIRES, R e VALE NETO, José Vieira do. Gerafiltro:: sistema para projeto automatico de filtros digitais iir (da especificacao em alto nivel ao leiaute do asic). Boletim Técnico da Escola Politécnica da Usp. Departamento de Engenharia de Eletricidade, n. 16, 1994Tradução . . Disponível em: https://repositorio.usp.br/directbitstream/3997c933-a61a-4f88-8073-6e19ac950bf2/BT-PEE-9416_260130_114915.pdf. Acesso em: 24 abr. 2026.
APA
Pires, R., & Vale Neto, J. V. do. (1994). Gerafiltro:: sistema para projeto automatico de filtros digitais iir (da especificacao em alto nivel ao leiaute do asic). Boletim Técnico da Escola Politécnica da Usp. Departamento de Engenharia de Eletricidade, ( 16). Recuperado de https://repositorio.usp.br/directbitstream/3997c933-a61a-4f88-8073-6e19ac950bf2/BT-PEE-9416_260130_114915.pdf
NLM
Pires R, Vale Neto JV do. Gerafiltro:: sistema para projeto automatico de filtros digitais iir (da especificacao em alto nivel ao leiaute do asic) [Internet]. Boletim Técnico da Escola Politécnica da Usp. Departamento de Engenharia de Eletricidade. 1994 ;( 16):[citado 2026 abr. 24 ] Available from: https://repositorio.usp.br/directbitstream/3997c933-a61a-4f88-8073-6e19ac950bf2/BT-PEE-9416_260130_114915.pdf
Vancouver
Pires R, Vale Neto JV do. Gerafiltro:: sistema para projeto automatico de filtros digitais iir (da especificacao em alto nivel ao leiaute do asic) [Internet]. Boletim Técnico da Escola Politécnica da Usp. Departamento de Engenharia de Eletricidade. 1994 ;( 16):[citado 2026 abr. 24 ] Available from: https://repositorio.usp.br/directbitstream/3997c933-a61a-4f88-8073-6e19ac950bf2/BT-PEE-9416_260130_114915.pdf
Trabalho de evento
Projeto de um asic para um dsp que implementa a funcao de cancelador de eco (1993)
Vale Neto, José Vieira do
Source: Sbt: Anais. Conference titles: Simposio Brasileiro de Telecomunicacoes. Unidade: EP
Assunto: TELECOMUNICAÇÕES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VALE NETO, José Vieira do. Projeto de um asic para um dsp que implementa a funcao de cancelador de eco. 1993, Anais.. Natal: Centro de Tecnologia, 1993. . Acesso em: 24 abr. 2026.
APA
Vale Neto, J. V. do. (1993). Projeto de um asic para um dsp que implementa a funcao de cancelador de eco. In Sbt: Anais. Natal: Centro de Tecnologia.
NLM
Vale Neto JV do. Projeto de um asic para um dsp que implementa a funcao de cancelador de eco. Sbt: Anais. 1993 ;[citado 2026 abr. 24 ]
Vancouver
Vale Neto JV do. Projeto de um asic para um dsp que implementa a funcao de cancelador de eco. Sbt: Anais. 1993 ;[citado 2026 abr. 24 ]
Trabalho de evento
Compilacao de silicio aplicada a sintese automatica da arquitetura de dsp's (1993)
Strum, Marius; Vale Neto, José Vieira do
Source: Sbt: Anais. Conference titles: Simposio Brasileiro de Telecomunicacoes. Unidade: EP
Subjects: CIRCUITOS INTEGRADOS, TELECOMUNICAÇÕES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
STRUM, Marius e VALE NETO, José Vieira do. Compilacao de silicio aplicada a sintese automatica da arquitetura de dsp's. 1993, Anais.. Natal: Centro de Tecnologia, 1993. . Acesso em: 24 abr. 2026.
APA
Strum, M., & Vale Neto, J. V. do. (1993). Compilacao de silicio aplicada a sintese automatica da arquitetura de dsp's. In Sbt: Anais. Natal: Centro de Tecnologia.
NLM
Strum M, Vale Neto JV do. Compilacao de silicio aplicada a sintese automatica da arquitetura de dsp's. Sbt: Anais. 1993 ;[citado 2026 abr. 24 ]
Vancouver
Strum M, Vale Neto JV do. Compilacao de silicio aplicada a sintese automatica da arquitetura de dsp's. Sbt: Anais. 1993 ;[citado 2026 abr. 24 ]
Trabalho de evento
Sintese da arquitetura de um circuito cancelador de eco (1992)
Vale Neto, José Vieira do; Strum, Marius
Source: Anais. Conference titles: Congresso da Sociedade Brasileira de Microeletronica. Unidade: EP
Assunto: TELECOMUNICAÇÕES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VALE NETO, José Vieira do e STRUM, Marius. Sintese da arquitetura de um circuito cancelador de eco. 1992, Anais.. São Paulo: Sbmicro/EpUSP, 1992. . Acesso em: 24 abr. 2026.
APA
Vale Neto, J. V. do, & Strum, M. (1992). Sintese da arquitetura de um circuito cancelador de eco. In Anais. São Paulo: Sbmicro/EpUSP.
NLM
Vale Neto JV do, Strum M. Sintese da arquitetura de um circuito cancelador de eco. Anais. 1992 ;[citado 2026 abr. 24 ]
Vancouver
Vale Neto JV do, Strum M. Sintese da arquitetura de um circuito cancelador de eco. Anais. 1992 ;[citado 2026 abr. 24 ]
Trabalho de evento-resumo
Desenvolvimento de uma interface de comunicacao assincrona livre de corridas criticas (1992)
Hauy, Roberto Villela; Vale Neto, José Vieira do
Source: Anais Cicte-92. Conference titles: Congresso de Iniciacao Cientifica e Tecnologica em Engenharia. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
HAUY, Roberto Villela e VALE NETO, José Vieira do. Desenvolvimento de uma interface de comunicacao assincrona livre de corridas criticas. 1992, Anais.. Sao Carlos: Cetepe, 1992. Disponível em: https://repositorio.usp.br/directbitstream/97f57b02-ae14-4c68-9177-d20b44479b57/Vale_Neto-1992-DESENVOLVIMENTO_DE_UMA_INTERFACE_DE_COMUNICACAO_ASSINCRONA.pdf. Acesso em: 24 abr. 2026.
APA
Hauy, R. V., & Vale Neto, J. V. do. (1992). Desenvolvimento de uma interface de comunicacao assincrona livre de corridas criticas. In Anais Cicte-92. Sao Carlos: Cetepe. Recuperado de https://repositorio.usp.br/directbitstream/97f57b02-ae14-4c68-9177-d20b44479b57/Vale_Neto-1992-DESENVOLVIMENTO_DE_UMA_INTERFACE_DE_COMUNICACAO_ASSINCRONA.pdf
NLM
Hauy RV, Vale Neto JV do. Desenvolvimento de uma interface de comunicacao assincrona livre de corridas criticas [Internet]. Anais Cicte-92. 1992 ;[citado 2026 abr. 24 ] Available from: https://repositorio.usp.br/directbitstream/97f57b02-ae14-4c68-9177-d20b44479b57/Vale_Neto-1992-DESENVOLVIMENTO_DE_UMA_INTERFACE_DE_COMUNICACAO_ASSINCRONA.pdf
Vancouver
Hauy RV, Vale Neto JV do. Desenvolvimento de uma interface de comunicacao assincrona livre de corridas criticas [Internet]. Anais Cicte-92. 1992 ;[citado 2026 abr. 24 ] Available from: https://repositorio.usp.br/directbitstream/97f57b02-ae14-4c68-9177-d20b44479b57/Vale_Neto-1992-DESENVOLVIMENTO_DE_UMA_INTERFACE_DE_COMUNICACAO_ASSINCRONA.pdf
Trabalho de evento-resumo
Uma arquitetura eficiente para "ASIC" usando a codificação da imagem baseada na modulação em código de pulsos diferenciais e estrutura de árvore (1991)
Vale Neto, José Vieira do
Source: Anais Sbcci. Conference titles: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VALE NETO, José Vieira do. Uma arquitetura eficiente para "ASIC" usando a codificação da imagem baseada na modulação em código de pulsos diferenciais e estrutura de árvore. 1991, Anais.. Campinas: Sbc/Sbmicro, 1991. . Acesso em: 24 abr. 2026.
APA
Vale Neto, J. V. do. (1991). Uma arquitetura eficiente para "ASIC" usando a codificação da imagem baseada na modulação em código de pulsos diferenciais e estrutura de árvore. In Anais Sbcci. Campinas: Sbc/Sbmicro.
NLM
Vale Neto JV do. Uma arquitetura eficiente para "ASIC" usando a codificação da imagem baseada na modulação em código de pulsos diferenciais e estrutura de árvore. Anais Sbcci. 1991 ;[citado 2026 abr. 24 ]
Vancouver
Vale Neto JV do. Uma arquitetura eficiente para "ASIC" usando a codificação da imagem baseada na modulação em código de pulsos diferenciais e estrutura de árvore. Anais Sbcci. 1991 ;[citado 2026 abr. 24 ]

USP Schools

ReP

Filtros

Document Types

Departament

Authors

USP affiliated authors

Date published

Subjects

Source title

Publisher

Conference titles