Sintese da arquitetura de um circuito cancelador de eco (1992)
- Authors:
- USP affiliated authors: VALE NETO, JOSE VIEIRA DO - EP ; STRUM, MARIUS - EP
- Unidade: EP
- Assunto: TELECOMUNICAÇÕES
- Language: Português
- Imprenta:
- Publisher: Sbmicro/EpUSP
- Publisher place: São Paulo
- Date published: 1992
- Source:
- Título: Anais
- Conference titles: Congresso da Sociedade Brasileira de Microeletronica
-
ABNT
VALE NETO, José Vieira do e STRUM, Marius. Sintese da arquitetura de um circuito cancelador de eco. 1992, Anais.. São Paulo: Sbmicro/EpUSP, 1992. . Acesso em: 08 abr. 2026. -
APA
Vale Neto, J. V. do, & Strum, M. (1992). Sintese da arquitetura de um circuito cancelador de eco. In Anais. São Paulo: Sbmicro/EpUSP. -
NLM
Vale Neto JV do, Strum M. Sintese da arquitetura de um circuito cancelador de eco. Anais. 1992 ;[citado 2026 abr. 08 ] -
Vancouver
Vale Neto JV do, Strum M. Sintese da arquitetura de um circuito cancelador de eco. Anais. 1992 ;[citado 2026 abr. 08 ] - Compilacao de silicio aplicada a sintese automatica da arquitetura de dsp's
- Sistemas digitales: elementos para un diseño a alto nivel
- Transformations for functional modules in hierarchical high level synthesis
- Data path functional units BIST plan optimization: a study-case
- Built-in self test high level synthesis. (em CD-Rom)
- Re-projeto de um oscilador controlável por tensão (VCO)
- Projeto de um asic para um dsp que implementa a funcao de cancelador de eco
- GERAFILTRO: sistema de obtenção automática de leiautes de filtros digitais IIR baseado no compilador de silício estrutural LAGER
- Projeto de um oscilador LC-tanque controlável por tensão em tecnologia CMOS para rádio freqüência
- A data path synthesis method to self-testable application specific integrated circuit (ASIC)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
