ReP USP - Resultado da busca

Artigo de periodico
Design and evaluation of open-source soft-core processors (2024)
Gazziro, Mario; Assumpção Júnior, Jecel Mattos de; Ando Junior, Oswaldo Hideo; Cavallari, Marco Roberto ; Carmo, João Paulo Pereira do
Source: Electronics. Unidade: EESC
Subjects: CIRCUITOS FPGA, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GAZZIRO, Mario et al. Design and evaluation of open-source soft-core processors. Electronics, v. 13, n. 4, p. 1-20, 2024Tradução . . Disponível em: https://dx.doi.org/10.3390/electronics13040781. Acesso em: 29 jun. 2025.
APA
Gazziro, M., Assumpção Júnior, J. M. de, Ando Junior, O. H., Cavallari, M. R., & Carmo, J. P. P. do. (2024). Design and evaluation of open-source soft-core processors. Electronics, 13( 4), 1-20. doi:10.3390/electronics13040781
NLM
Gazziro M, Assumpção Júnior JM de, Ando Junior OH, Cavallari MR, Carmo JPP do. Design and evaluation of open-source soft-core processors [Internet]. Electronics. 2024 ; 13( 4): 1-20.[citado 2025 jun. 29 ] Available from: https://dx.doi.org/10.3390/electronics13040781
Vancouver
Gazziro M, Assumpção Júnior JM de, Ando Junior OH, Cavallari MR, Carmo JPP do. Design and evaluation of open-source soft-core processors [Internet]. Electronics. 2024 ; 13( 4): 1-20.[citado 2025 jun. 29 ] Available from: https://dx.doi.org/10.3390/electronics13040781
Dissertação (Mestrado)
Accelerating the alignment phase of Minimap2 genome assembly algorithm Using GACT-X in a commercial Cloud FPGA machine (2022)
Teng, Carolina; Fonseca, Fernando Josepetti (Orientador)
Unidade: EP
Subjects: CIRCUITOS FPGA, COMPUTAÇÃO EM NUVEM, BIOINFORMÁTICA, GENÔMICA, ALGORITMOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
TENG, Carolina. Accelerating the alignment phase of Minimap2 genome assembly algorithm Using GACT-X in a commercial Cloud FPGA machine. 2022. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2022. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092022-084236/. Acesso em: 29 jun. 2025.
APA
Teng, C. (2022). Accelerating the alignment phase of Minimap2 genome assembly algorithm Using GACT-X in a commercial Cloud FPGA machine (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092022-084236/
NLM
Teng C. Accelerating the alignment phase of Minimap2 genome assembly algorithm Using GACT-X in a commercial Cloud FPGA machine [Internet]. 2022 ;[citado 2025 jun. 29 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092022-084236/
Vancouver
Teng C. Accelerating the alignment phase of Minimap2 genome assembly algorithm Using GACT-X in a commercial Cloud FPGA machine [Internet]. 2022 ;[citado 2025 jun. 29 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-05092022-084236/
Tese (Doutorado)
Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA (2018)
Sousa, Miguel Angelo de Abreu de; Del Moral Hernandez, Emilio (Orientador)
Unidade: EP
Subjects: CIRCUITOS FPGA, REDES NEURAIS, RECONHECIMENTO DE PADRÕES, PROCESSAMENTO DE IMAGENS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUSA, Miguel Angelo de Abreu de. Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA. 2018. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2018. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-06092018-091449/. Acesso em: 29 jun. 2025.
APA
Sousa, M. A. de A. de. (2018). Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3142/tde-06092018-091449/
NLM
Sousa MA de A de. Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA [Internet]. 2018 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-06092018-091449/
Vancouver
Sousa MA de A de. Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA [Internet]. 2018 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-06092018-091449/
Dissertação (Mestrado)
Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética (2017)
Martins, Tiago Amaro; Schiabel, Homero (Orientador)
Unidade: EESC
Subjects: ESPECTROMETRIA, CIRCUITOS FPGA, RESSONÂNCIA MAGNÉTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MARTINS, Tiago Amaro. Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética. 2017. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-13122018-134548/. Acesso em: 29 jun. 2025.
APA
Martins, T. A. (2017). Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18152/tde-13122018-134548/
NLM
Martins TA. Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética [Internet]. 2017 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-13122018-134548/
Vancouver
Martins TA. Utilização de um framework PCI Express® em um espectrômetro digital de ressonância magnética [Internet]. 2017 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-13122018-134548/
Trabalho de evento
FPGA implementation of robust array kalman filter based on givens rotation (2017)
Narasimhappa, Mundla; Terra, Marco Henrique ; Montanari, Raphael; Guizilini, Vitor C.
Source: Anais. Conference titles: Simpósio Brasileiro de Automação Inteligente - SBAI. Unidade: EESC
Subjects: CIRCUITOS FPGA, FILTROS DE KALMAN, AUTOMAÇÃO INDUSTRIAL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
NARASIMHAPPA, Mundla et al. FPGA implementation of robust array kalman filter based on givens rotation. 2017, Anais.. Campinas, SP: SBA, 2017. . Acesso em: 29 jun. 2025.
APA
Narasimhappa, M., Terra, M. H., Montanari, R., & Guizilini, V. C. (2017). FPGA implementation of robust array kalman filter based on givens rotation. In Anais. Campinas, SP: SBA.
NLM
Narasimhappa M, Terra MH, Montanari R, Guizilini VC. FPGA implementation of robust array kalman filter based on givens rotation. Anais. 2017 ;[citado 2025 jun. 29 ]
Vancouver
Narasimhappa M, Terra MH, Montanari R, Guizilini VC. FPGA implementation of robust array kalman filter based on givens rotation. Anais. 2017 ;[citado 2025 jun. 29 ]
Tese (Doutorado)
Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware (2017)
Gois, Marcilyanne Moreira; London Junior, João Bosco Augusto (Orientador) ; Bonato, Vanderlei (coorient)
Unidade: EESC
Subjects: CIRCUITOS FPGA, HARDWARE, REDES DE DISTRIBUIÇÃO DE ENERGIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GOIS, Marcilyanne Moreira. Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware. 2017. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-23052018-084132/. Acesso em: 29 jun. 2025.
APA
Gois, M. M. (2017). Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18154/tde-23052018-084132/
NLM
Gois MM. Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware [Internet]. 2017 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-23052018-084132/
Vancouver
Gois MM. Redução de perdas em sistemas de distribuição por reconfiguração de redes utilizando aceleradores de hardware [Internet]. 2017 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-23052018-084132/
Dissertação (Mestrado)
Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA (2016)
Chaves, Mario Henrique; Tatizawa, Hédio (Orientador)
Unidade: IEE
Subjects: COMBUSTÍVEIS, CIRCUITOS FPGA, MOTORES DE COMBUSTÃO INTERNA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CHAVES, Mario Henrique. Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA. 2016. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/106/106131/tde-11082016-182039/. Acesso em: 29 jun. 2025.
APA
Chaves, M. H. (2016). Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/106/106131/tde-11082016-182039/
NLM
Chaves MH. Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA [Internet]. 2016 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/106/106131/tde-11082016-182039/
Vancouver
Chaves MH. Unidade de controle de motores de combustão interna baseada em microcontrolador e FPGA [Internet]. 2016 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/106/106131/tde-11082016-182039/
Dissertação (Mestrado)
Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA (2015)
Rotava, Lucas; Rodrigues, Evandro Luis Linhari (Orientador)
Unidade: EESC
Subjects: CIRCUITOS FPGA, ALGORITMOS, PROCESSAMENTO DE IMAGENS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROTAVA, Lucas. Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA. 2015. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-21012016-143940/. Acesso em: 29 jun. 2025.
APA
Rotava, L. (2015). Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18152/tde-21012016-143940/
NLM
Rotava L. Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA [Internet]. 2015 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-21012016-143940/
Vancouver
Rotava L. Algoritmos de tempo real para melhoramento de imagens capturadas no espectro do infravermelho projetados para síntese em FPGA [Internet]. 2015 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-21012016-143940/
Dissertação (Mestrado)
Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo (2015)
Marsolla, Rafael; Coury, Denis Vinicius (Orientador)
Unidade: EESC
Subjects: TEMPO-REAL, LINUX, CIRCUITOS FPGA, SISTEMAS ELÉTRICOS DE POTÊNCIA, ALGORITMOS GENÉTICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MARSOLLA, Rafael. Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo. 2015. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-02062015-151039/. Acesso em: 29 jun. 2025.
APA
Marsolla, R. (2015). Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18154/tde-02062015-151039/
NLM
Marsolla R. Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo [Internet]. 2015 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-02062015-151039/
Vancouver
Marsolla R. Estimação fasorial em tempo real utilizando um algoritmo genético compacto multiobjetivo [Internet]. 2015 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18154/tde-02062015-151039/
Dissertação (Mestrado)
DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado (2014)
Villegas Castillo, Ernesto Cristopher; Wang, Jiang Chau (Orientador)
Unidade: EP
Subjects: CIRCUITOS FPGA, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VILLEGAS CASTILLO, Ernesto Cristopher. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado. 2014. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/. Acesso em: 29 jun. 2025.
APA
Villegas Castillo, E. C. (2014). DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/
NLM
Villegas Castillo EC. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado [Internet]. 2014 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/
Vancouver
Villegas Castillo EC. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado [Internet]. 2014 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/
Dissertação (Mestrado)
Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA (2014)
Santos, Daniela de Souza; Salcedo, Walter Jaimes (Orientador)
Unidade: EP
Subjects: PROCESSAMENTO DE SINAIS, SENSORES QUÍMICOS, CIRCUITOS FPGA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SANTOS, Daniela de Souza. Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA. 2014. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-153603/. Acesso em: 29 jun. 2025.
APA
Santos, D. de S. (2014). Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-153603/
NLM
Santos D de S. Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA [Internet]. 2014 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-153603/
Vancouver
Santos D de S. Sistema de processamento de sinais e geração de imagens químicas para sensores LAPS, FMOS e TAOS baseado em Dispositivos Lógicos Programáveis FPGA [Internet]. 2014 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-153603/
Trabalho de evento
Navigation control in FPGA for a differential-drive mobile robot (2013)
Baquero Velasquez, Andres Eduardo; Borrero Guerrero, Henry; Argote Pedraza, Ingrid Lorena; Magalhães, Daniel Varela ; Becker, Marcelo ; Caurin, Glauco Augusto de Paula
Conference titles: International Conference on Advanced Robotics - ICAR. Unidade: EESC
Subjects: CIRCUITOS FPGA, ROBÔS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BAQUERO VELASQUEZ, Andres Eduardo et al. Navigation control in FPGA for a differential-drive mobile robot. 2013, Anais.. New York, NY: IEEE, 2013. Disponível em: https://doi.org/10.1109/ICAR.2013.6766532. Acesso em: 29 jun. 2025.
APA
Baquero Velasquez, A. E., Borrero Guerrero, H., Argote Pedraza, I. L., Magalhães, D. V., Becker, M., & Caurin, G. A. de P. (2013). Navigation control in FPGA for a differential-drive mobile robot. In . New York, NY: IEEE. doi:10.1109/ICAR.2013.6766532
NLM
Baquero Velasquez AE, Borrero Guerrero H, Argote Pedraza IL, Magalhães DV, Becker M, Caurin GA de P. Navigation control in FPGA for a differential-drive mobile robot [Internet]. 2013 ;[citado 2025 jun. 29 ] Available from: https://doi.org/10.1109/ICAR.2013.6766532
Vancouver
Baquero Velasquez AE, Borrero Guerrero H, Argote Pedraza IL, Magalhães DV, Becker M, Caurin GA de P. Navigation control in FPGA for a differential-drive mobile robot [Internet]. 2013 ;[citado 2025 jun. 29 ] Available from: https://doi.org/10.1109/ICAR.2013.6766532
Tese (Doutorado)
Plataforma de co-emulação de falhas em circuitos integrados (2011)
Corso Sarmiento, Jorge Arturo; Ramírez Fernandez, Francisco Javier (Orientador)
Unidade: EP
Subjects: CAD, CIRCUITOS INTEGRADOS, CIRCUITOS FPGA, ARQUITETURA RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CORSO SARMIENTO, Jorge Arturo. Plataforma de co-emulação de falhas em circuitos integrados. 2011. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/. Acesso em: 29 jun. 2025.
APA
Corso Sarmiento, J. A. (2011). Plataforma de co-emulação de falhas em circuitos integrados (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/
NLM
Corso Sarmiento JA. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/
Vancouver
Corso Sarmiento JA. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/
Trabalho de evento
Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S (2011)
Silva, Gabriel Santos da; Luppe, Maximiliam
Source: Proceedings of the 2011 VII Designer Forum. Conference titles: Designer Forum. Unidade: EESC
Subjects: CIRCUITOS INTEGRADOS, CIRCUITOS FPGA, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Gabriel Santos da e LUPPE, Maximiliam. Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S. 2011, Anais.. Córdoba, Argentina: Universidad Nacional de Córdoba, 2011. Disponível em: https://repositorio.usp.br/directbitstream/5a7e29d9-51c9-417f-bab5-3eafba1e29ea/procDF.pdf. Acesso em: 29 jun. 2025.
APA
Silva, G. S. da, & Luppe, M. (2011). Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S. In Proceedings of the 2011 VII Designer Forum. Córdoba, Argentina: Universidad Nacional de Córdoba. Recuperado de https://repositorio.usp.br/directbitstream/5a7e29d9-51c9-417f-bab5-3eafba1e29ea/procDF.pdf
NLM
Silva GS da, Luppe M. Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S [Internet]. Proceedings of the 2011 VII Designer Forum. 2011 ;[citado 2025 jun. 29 ] Available from: https://repositorio.usp.br/directbitstream/5a7e29d9-51c9-417f-bab5-3eafba1e29ea/procDF.pdf
Vancouver
Silva GS da, Luppe M. Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S [Internet]. Proceedings of the 2011 VII Designer Forum. 2011 ;[citado 2025 jun. 29 ] Available from: https://repositorio.usp.br/directbitstream/5a7e29d9-51c9-417f-bab5-3eafba1e29ea/procDF.pdf
Dissertação (Mestrado)
Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) (2010)
Gomes Filho, Jonas; Wang, Jiang Chau (Orientador)
Unidade: EP
Subjects: ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA, INTELIGÊNCIA ARTIFICIAL, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GOMES FILHO, Jonas. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM). 2010. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/. Acesso em: 29 jun. 2025.
APA
Gomes Filho, J. (2010). Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
NLM
Gomes Filho J. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
Vancouver
Gomes Filho J. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
Dissertação (Mestrado)
Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos (2010)
Raffo Jara, Mario Andrés; Wang, Jiang Chau (Orientador)
Unidade: EP
Subjects: COMPUTAÇÃO RECONFIGURÁVEL, ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA, MICROELETRÔNICA, CAD, CIRCUITOS DE CHAVEAMENTO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
RAFFO JARA, Mario Andrés. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos. 2010. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/. Acesso em: 29 jun. 2025.
APA
Raffo Jara, M. A. (2010). Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
NLM
Raffo Jara MA. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos [Internet]. 2010 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
Vancouver
Raffo Jara MA. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos [Internet]. 2010 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
Dissertação (Mestrado)
MP-SMO: um algoritmo para a implementação VLSI do treinamento de máquinas de vetores de suporte (2009)
Acosta Hernandez, Raul ; Strum, Marius (Orientador)
Unidade: EP
Subjects: INTELIGÊNCIA ARTIFICIAL, ALGORITMOS, MICROELETRÔNICA, CIRCUITOS FPGA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ACOSTA HERNANDEZ, Raul. MP-SMO: um algoritmo para a implementação VLSI do treinamento de máquinas de vetores de suporte. 2009. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2009. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28102009-172855/. Acesso em: 29 jun. 2025.
APA
Acosta Hernandez, R. (2009). MP-SMO: um algoritmo para a implementação VLSI do treinamento de máquinas de vetores de suporte (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28102009-172855/
NLM
Acosta Hernandez R. MP-SMO: um algoritmo para a implementação VLSI do treinamento de máquinas de vetores de suporte [Internet]. 2009 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28102009-172855/
Vancouver
Acosta Hernandez R. MP-SMO: um algoritmo para a implementação VLSI do treinamento de máquinas de vetores de suporte [Internet]. 2009 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28102009-172855/
Dissertação (Mestrado)
Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis (2008)
Valiante Filho, Filippo; Horta, Edson Lemos (Orientador)
Unidade: EP
Subjects: CIRCUITOS FPGA, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS INTEGRADOS, MICROELETRÔNICA, CAD
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VALIANTE FILHO, Filippo. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. 2008. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2008. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/. Acesso em: 29 jun. 2025.
APA
Valiante Filho, F. (2008). Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/
NLM
Valiante Filho F. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis [Internet]. 2008 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/
Vancouver
Valiante Filho F. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis [Internet]. 2008 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/
Dissertação (Mestrado)
Metodologia de projeto de sistemas dinamicamente reconfiguráveis (2007)
Kojima, Leandro; Strum, Marius (Orientador)
Unidade: EP
Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS (PROJETO), COMPUTAÇÃO RECONFIGURÁVEL (METODOLOGIA), ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
KOJIMA, Leandro. Metodologia de projeto de sistemas dinamicamente reconfiguráveis. 2007. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2007. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082007-174443/. Acesso em: 29 jun. 2025.
APA
Kojima, L. (2007). Metodologia de projeto de sistemas dinamicamente reconfiguráveis (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082007-174443/
NLM
Kojima L. Metodologia de projeto de sistemas dinamicamente reconfiguráveis [Internet]. 2007 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082007-174443/
Vancouver
Kojima L. Metodologia de projeto de sistemas dinamicamente reconfiguráveis [Internet]. 2007 ;[citado 2025 jun. 29 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-01082007-174443/
Trabalho de evento
A rapid prototypé design to investigate the FPGA-based DTC strategy applied to the speed control of induction motors (2006)
Castoldi, Marcelo Favoretto; Aguiar, Manoel Luis de ; Oliveira Júnior, Azauri Albano de; Monteiro, José Roberto Boffino de Almeida
Conference titles: International Conference on Industrial Technology - ICIT. Unidade: EESC
Subjects: CIRCUITOS FPGA, MOTORES DE INDUÇÃO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CASTOLDI, Marcelo Favoretto et al. A rapid prototypé design to investigate the FPGA-based DTC strategy applied to the speed control of induction motors. 2006, Anais.. Piscataway, NJ: IEEE, 2006. Disponível em: https://doi.org/10.1109/ICIT.2006.372304. Acesso em: 29 jun. 2025.
APA
Castoldi, M. F., Aguiar, M. L. de, Oliveira Júnior, A. A. de, & Monteiro, J. R. B. de A. (2006). A rapid prototypé design to investigate the FPGA-based DTC strategy applied to the speed control of induction motors. In . Piscataway, NJ: IEEE. doi:10.1109/ICIT.2006.372304
NLM
Castoldi MF, Aguiar ML de, Oliveira Júnior AA de, Monteiro JRB de A. A rapid prototypé design to investigate the FPGA-based DTC strategy applied to the speed control of induction motors [Internet]. 2006 ;[citado 2025 jun. 29 ] Available from: https://doi.org/10.1109/ICIT.2006.372304
Vancouver
Castoldi MF, Aguiar ML de, Oliveira Júnior AA de, Monteiro JRB de A. A rapid prototypé design to investigate the FPGA-based DTC strategy applied to the speed control of induction motors [Internet]. 2006 ;[citado 2025 jun. 29 ] Available from: https://doi.org/10.1109/ICIT.2006.372304

USP Schools

ReP

Filtros

Authors

USP affiliated authors

Date published

Subjects

Área de concentração