ReP USP - Resultado da busca

Tese (Doutorado)
piFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo (2021)
Silva Júnior, José Teixeira da; Ruggiero, Carlos Antônio (Orientador)
Unidade: IFSC
Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, ARQUITETURAS PARALELAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA JÚNIOR, José Teixeira da. piFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo. 2021. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2021. Disponível em: https://www.teses.usp.br/teses/disponiveis/76/76132/tde-16022022-111443/. Acesso em: 14 fev. 2026.
APA
Silva Júnior, J. T. da. (2021). piFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de https://www.teses.usp.br/teses/disponiveis/76/76132/tde-16022022-111443/
NLM
Silva Júnior JT da. piFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo [Internet]. 2021 ;[citado 2026 fev. 14 ] Available from: https://www.teses.usp.br/teses/disponiveis/76/76132/tde-16022022-111443/
Vancouver
Silva Júnior JT da. piFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo [Internet]. 2021 ;[citado 2026 fev. 14 ] Available from: https://www.teses.usp.br/teses/disponiveis/76/76132/tde-16022022-111443/
Trabalho de evento-resumo
πFlowMR: um protótipo dataflow inspirado na máquina dataflow de Manchester (2017)
Silva Junior, J. T.; Matias, P.; Martins, Mateus José; Ruggiero, Carlos Antônio
Source: Livro de Resumos. Conference titles: Semana Integrada do Instituto de Física de São Carlos - SIFSC. Unidade: IFSC
Subjects: PROCESSAMENTO DE DADOS, METODOLOGIA E TÉCNICAS DE PROGRAMAÇÃO, ALGORITMOS E ESTRUTURAS DE DADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA JUNIOR, J. T. et al. πFlowMR: um protótipo dataflow inspirado na máquina dataflow de Manchester. 2017, Anais.. São Carlos: Universidade de São Paulo - USP, Instituto de Física de São Carlos - IFSC, 2017. . Acesso em: 14 fev. 2026.
APA
Silva Junior, J. T., Matias, P., Martins, M. J., & Ruggiero, C. A. (2017). πFlowMR: um protótipo dataflow inspirado na máquina dataflow de Manchester. In Livro de Resumos. São Carlos: Universidade de São Paulo - USP, Instituto de Física de São Carlos - IFSC.
NLM
Silva Junior JT, Matias P, Martins MJ, Ruggiero CA. πFlowMR: um protótipo dataflow inspirado na máquina dataflow de Manchester. Livro de Resumos. 2017 ;[citado 2026 fev. 14 ]
Vancouver
Silva Junior JT, Matias P, Martins MJ, Ruggiero CA. πFlowMR: um protótipo dataflow inspirado na máquina dataflow de Manchester. Livro de Resumos. 2017 ;[citado 2026 fev. 14 ]
Dissertação (Mestrado)
PIFLOW - projeto, simulação e implementação de um protótipo dataflow em FPGA (2016)
Silva Júnior, José Teixeira da; Ruggiero, Carlos Antônio (Orientador)
Unidade: IFSC
Subjects: FÍSICA COMPUTACIONAL, PROTOTIPAÇÃO DE SOFTWARE, PROCESSAMENTO DE DADOS, ANÁLISE DE DADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA JÚNIOR, José Teixeira da. PIFLOW - projeto, simulação e implementação de um protótipo dataflow em FPGA. 2016. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/76/76132/tde-15042016-164225/. Acesso em: 14 fev. 2026.
APA
Silva Júnior, J. T. da. (2016). PIFLOW - projeto, simulação e implementação de um protótipo dataflow em FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/76/76132/tde-15042016-164225/
NLM
Silva Júnior JT da. PIFLOW - projeto, simulação e implementação de um protótipo dataflow em FPGA [Internet]. 2016 ;[citado 2026 fev. 14 ] Available from: http://www.teses.usp.br/teses/disponiveis/76/76132/tde-15042016-164225/
Vancouver
Silva Júnior JT da. PIFLOW - projeto, simulação e implementação de um protótipo dataflow em FPGA [Internet]. 2016 ;[citado 2026 fev. 14 ] Available from: http://www.teses.usp.br/teses/disponiveis/76/76132/tde-15042016-164225/
Dissertação (Mestrado)
Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera (2014)
Pereira, Erinaldo da Silva; Marques, Eduardo (Orientador)
Unidade: ICMC
Subjects: COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS, HARDWARE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEREIRA, Erinaldo da Silva. Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera. 2014. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092014-094648/. Acesso em: 14 fev. 2026.
APA
Pereira, E. da S. (2014). Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092014-094648/
NLM
Pereira E da S. Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera [Internet]. 2014 ;[citado 2026 fev. 14 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092014-094648/
Vancouver
Pereira E da S. Projeto de um processador open source em Bluespec baseado no processador soft-core Nios II da Altera [Internet]. 2014 ;[citado 2026 fev. 14 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092014-094648/
Dissertação (Mestrado)
Uma ferramenta geradora de código Bluespec SystemVerilog a partir de máquina de estados finitos descrita em UML e C (2012)
Durand, Sergio Henrique Moraes; Bonato, Vanderlei (Orientador)
Unidade: ICMC
Subjects: SISTEMAS EMBUTIDOS, UML, HARDWARE (ARQUITETURA), VISÃO COMPUTACIONAL, ROBÔS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DURAND, Sergio Henrique Moraes. Uma ferramenta geradora de código Bluespec SystemVerilog a partir de máquina de estados finitos descrita em UML e C. 2012. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2012. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-15042013-102159/. Acesso em: 14 fev. 2026.
APA
Durand, S. H. M. (2012). Uma ferramenta geradora de código Bluespec SystemVerilog a partir de máquina de estados finitos descrita em UML e C (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-15042013-102159/
NLM
Durand SHM. Uma ferramenta geradora de código Bluespec SystemVerilog a partir de máquina de estados finitos descrita em UML e C [Internet]. 2012 ;[citado 2026 fev. 14 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-15042013-102159/
Vancouver
Durand SHM. Uma ferramenta geradora de código Bluespec SystemVerilog a partir de máquina de estados finitos descrita em UML e C [Internet]. 2012 ;[citado 2026 fev. 14 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-15042013-102159/

USP Schools

ReP

Filtros

Authors

USP affiliated authors

Subjects