Open-source FPGA implementation of an I3C controller (2025)
- Authors:
- USP affiliated authors: LUPPE, MAXIMILIAM - EESC ; MARQUES, JORGE ANDRÉ GASTMAIER - EESC
- Unidade: EESC
- DOI: 10.3390/chips4010006
- Subjects: CIRCUITOS FPGA; ENGENHARIA ELÉTRICA
- Language: Inglês
- Imprenta:
- Source:
- Status:
- Artigo publicado em periódico de acesso aberto (Gold Open Access)
- Versão do Documento:
- Versão publicada (Published version)
- Acessar versão aberta:
-
ABNT
MARQUES, Jorge André Gastmaier e ARPADI, Sergiu e LUPPE, Maximiliam. Open-source FPGA implementation of an I3C controller. Chips, v. 4, n. 6, p. 1-16, 2025Tradução . . Disponível em: http://dx.doi.org/10.3390/chips4010006. Acesso em: 08 abr. 2026. -
APA
Marques, J. A. G., Arpadi, S., & Luppe, M. (2025). Open-source FPGA implementation of an I3C controller. Chips, 4( 6), 1-16. doi:10.3390/chips4010006 -
NLM
Marques JAG, Arpadi S, Luppe M. Open-source FPGA implementation of an I3C controller [Internet]. Chips. 2025 ; 4( 6): 1-16.[citado 2026 abr. 08 ] Available from: http://dx.doi.org/10.3390/chips4010006 -
Vancouver
Marques JAG, Arpadi S, Luppe M. Open-source FPGA implementation of an I3C controller [Internet]. Chips. 2025 ; 4( 6): 1-16.[citado 2026 abr. 08 ] Available from: http://dx.doi.org/10.3390/chips4010006 - Estudo da implementação de opencores de microcontroladores PIC em FPGA
- Estudo e análise de custo/desempenho de núcleos de microcontroladores 8051 para instrumentação e sistemas embarcados
- Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real
- Analisador lógico para análise on-chip de sistemas digitais implementados em FPGA
- Fractal dimension based on Minkowski-Bouligand method using exponential dilations
- Controlador de LCD gráfico de baixo custo para sistemas embarcados
- Cálculo de histograma em FPGA para processamento de imagens em tempo real
- Aerial image mosaics construction using heterogeneous computing for agricultural applications
- Implementação e aplicação de opencores de MCU da família PIC16 em FPGA
- Low-latency reconfigurable entropy digital true random number generator with bias detection and correction
Informações sobre a disponibilidade de versões do artigo em acesso aberto coletadas automaticamente via oaDOI API (Unpaywall).
Por se tratar de integração com serviço externo, podem existir diferentes versões do trabalho (como preprints ou postprints), que podem diferir da versão publicada.
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
chips-04-00006-v2_(1).pdf | Direct link |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
