ReP USP - Resultado da busca

Tese (Doutorado)
Estudo do efeito de elevação atípica da transcondutância na região linear de polarização em dispositivos SOI nMOSFETs ultra-submicrométricos (2008)
Agopian, Paula Ghedini Der ; Martino, João Antonio (Orientador)
Unidade: EP
Assuntos: CIRCUITOS INTEGRADOS MOS, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AGOPIAN, Paula Ghedini Der. Estudo do efeito de elevação atípica da transcondutância na região linear de polarização em dispositivos SOI nMOSFETs ultra-submicrométricos. 2008. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2008. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-09022009-190025/. Acesso em: 17 nov. 2025.
APA
Agopian, P. G. D. (2008). Estudo do efeito de elevação atípica da transcondutância na região linear de polarização em dispositivos SOI nMOSFETs ultra-submicrométricos (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-09022009-190025/
NLM
Agopian PGD. Estudo do efeito de elevação atípica da transcondutância na região linear de polarização em dispositivos SOI nMOSFETs ultra-submicrométricos [Internet]. 2008 ;[citado 2025 nov. 17 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-09022009-190025/
Vancouver
Agopian PGD. Estudo do efeito de elevação atípica da transcondutância na região linear de polarização em dispositivos SOI nMOSFETs ultra-submicrométricos [Internet]. 2008 ;[citado 2025 nov. 17 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-09022009-190025/
Trabalho de evento
The impact of the gate oxide thickness reduction on the gate induced floating body effect in SOI nMOSFETs (2007)
Agopian, Paula Ghedini Der ; Martino, João Antonio ; Simoen, Eddy ; Claeys, Cor
Fonte: SBMicro 2007. Nome do evento: International Symposium on Microelectronics Technology and Devices SBMICRO. Unidade: EP
Assuntos: MICROELETRÔNICA, CIRCUITOS INTEGRADOS MOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AGOPIAN, Paula Ghedini Der et al. The impact of the gate oxide thickness reduction on the gate induced floating body effect in SOI nMOSFETs. 2007, Anais.. Pennington: The Electrochemical Society, 2007. . Acesso em: 17 nov. 2025.
APA
Agopian, P. G. D., Martino, J. A., Simoen, E., & Claeys, C. (2007). The impact of the gate oxide thickness reduction on the gate induced floating body effect in SOI nMOSFETs. In SBMicro 2007. Pennington: The Electrochemical Society.
NLM
Agopian PGD, Martino JA, Simoen E, Claeys C. The impact of the gate oxide thickness reduction on the gate induced floating body effect in SOI nMOSFETs. SBMicro 2007. 2007 ;[citado 2025 nov. 17 ]
Vancouver
Agopian PGD, Martino JA, Simoen E, Claeys C. The impact of the gate oxide thickness reduction on the gate induced floating body effect in SOI nMOSFETs. SBMicro 2007. 2007 ;[citado 2025 nov. 17 ]
Artigo de periodico
Low temperature operation of graded-channel SOI nMOSFETs for analog applications (2002)
Pavanello, Marcelo Antonio ; Agopian, Paula Ghedini Der ; Martino, João Antonio ; Flandre, Denis
Fonte: Journal de Physique IV. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS MOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAVANELLO, Marcelo Antonio et al. Low temperature operation of graded-channel SOI nMOSFETs for analog applications. Journal de Physique IV, v. 12, n. 3, 2002Tradução . . Disponível em: https://doi.org/10.1051/jp420020030. Acesso em: 17 nov. 2025.
APA
Pavanello, M. A., Agopian, P. G. D., Martino, J. A., & Flandre, D. (2002). Low temperature operation of graded-channel SOI nMOSFETs for analog applications. Journal de Physique IV, 12( 3). doi:10.1051/jp420020030
NLM
Pavanello MA, Agopian PGD, Martino JA, Flandre D. Low temperature operation of graded-channel SOI nMOSFETs for analog applications [Internet]. Journal de Physique IV. 2002 ;12( 3):[citado 2025 nov. 17 ] Available from: https://doi.org/10.1051/jp420020030
Vancouver
Pavanello MA, Agopian PGD, Martino JA, Flandre D. Low temperature operation of graded-channel SOI nMOSFETs for analog applications [Internet]. Journal de Physique IV. 2002 ;12( 3):[citado 2025 nov. 17 ] Available from: https://doi.org/10.1051/jp420020030

Unidades USP

ReP

Filtros

Autores