Low temperature operation of graded-channel SOI nMOSFETs for analog applications (2002)
- Authors:
- Autor USP: MARTINO, JOAO ANTONIO - EP
- Unidade: EP
- DOI: 10.1051/jp420020030
- Assunto: CIRCUITOS INTEGRADOS MOS
- Language: Inglês
- Imprenta:
- Publisher: EDP Sciences
- Publisher place: Paris
- Date published: 2002
- Source:
- Título do periódico: Journal de Physique IV
- ISSN: 0036-827X
- Volume/Número/Paginação/Ano: v.12, n.3, may 2002
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
PAVANELLO, Marcelo Antonio; AGOPIAN, Paula Ghedini Der; MARTINO, João Antonio; FLANDRE, Denis. Low temperature operation of graded-channel SOI nMOSFETs for analog applications. Journal de Physique IV, Paris, EDP Sciences, v. 12, n. 3, 2002. DOI: 10.1051/jp420020030. -
APA
Pavanello, M. A., Agopian, P. G. D., Martino, J. A., & Flandre, D. (2002). Low temperature operation of graded-channel SOI nMOSFETs for analog applications. Journal de Physique IV, 12( 3). doi:10.1051/jp420020030 -
NLM
Pavanello MA, Agopian PGD, Martino JA, Flandre D. Low temperature operation of graded-channel SOI nMOSFETs for analog applications. Journal de Physique IV. 2002 ;12( 3): -
Vancouver
Pavanello MA, Agopian PGD, Martino JA, Flandre D. Low temperature operation of graded-channel SOI nMOSFETs for analog applications. Journal de Physique IV. 2002 ;12( 3): - Low-Frequency noise behaviour of bulk and DTMOS triple-gate devices under 60 MeV proton irradiaton
- Extraction of the oxide charge density at front and back interfaces of SOI NMOSFET devices
- Components of the leakage current in enhancement-mode SOI nMOSFETs at high temperature. (em CD-Rom)
- A new method for determination of the oxide charge density at the buried oxide/substrate interface in SOI capacitor
- A novel leakage drain current model for SOI MOSFETs devices at high temperature
- A physically-based continuous model for graded-channel SOI MOSFET
- Transistor soi-nmosfet nao auto-alinhado
- Metodo simples para a obtencao da densidade de armadilhas na primeira e segunda interface em soi-mosfet
- Impact of substrate effect on the fully depleted soi mesfet subthreshold slope at 300k and 77k
- Influencia da temperatura em transistores soi (silicon on insulator) mosfets
Informações sobre o DOI: 10.1051/jp420020030 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
