ReP USP - Resultado da busca

Dissertação (Mestrado)
Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA (2015)
Cunha Junior, Hélio Fernandes da; Bonato, Vanderlei (Orientador)
Unidade: ICMC
Assuntos: HARDWARE, CIRCUITOS FPGA, CIRCUITOS INTEGRADOS, REDES E COMUNICAÇÃO DE DADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CUNHA JUNIOR, Hélio Fernandes da. Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA. 2015. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05102016-141441/. Acesso em: 15 nov. 2025.
APA
Cunha Junior, H. F. da. (2015). Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05102016-141441/
NLM
Cunha Junior HF da. Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA [Internet]. 2015 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05102016-141441/
Vancouver
Cunha Junior HF da. Uma rede Ethernet on chip parametrizável para aplicações DSP em FPGA [Internet]. 2015 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05102016-141441/
Tese (Doutorado)
Plataforma de co-emulação de falhas em circuitos integrados (2011)
Corso Sarmiento, Jorge Arturo; Ramírez Fernandez, Francisco Javier (Orientador)
Unidade: EP
Assuntos: CAD, CIRCUITOS INTEGRADOS, CIRCUITOS FPGA, ARQUITETURA RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CORSO SARMIENTO, Jorge Arturo. Plataforma de co-emulação de falhas em circuitos integrados. 2011. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/. Acesso em: 15 nov. 2025.
APA
Corso Sarmiento, J. A. (2011). Plataforma de co-emulação de falhas em circuitos integrados (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/
NLM
Corso Sarmiento JA. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/
Vancouver
Corso Sarmiento JA. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/
Trabalho de evento
Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S (2011)
Silva, Gabriel Santos da; Luppe, Maximiliam
Fonte: Proceedings of the 2011 VII Designer Forum. Nome do evento: Designer Forum. Unidade: EESC
Assuntos: CIRCUITOS INTEGRADOS, CIRCUITOS FPGA, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Gabriel Santos da e LUPPE, Maximiliam. Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S. 2011, Anais.. Córdoba, Argentina: Universidad Nacional de Córdoba, 2011. Disponível em: https://repositorio.usp.br/directbitstream/5a7e29d9-51c9-417f-bab5-3eafba1e29ea/procDF.pdf. Acesso em: 15 nov. 2025.
APA
Silva, G. S. da, & Luppe, M. (2011). Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S. In Proceedings of the 2011 VII Designer Forum. Córdoba, Argentina: Universidad Nacional de Córdoba. Recuperado de https://repositorio.usp.br/directbitstream/5a7e29d9-51c9-417f-bab5-3eafba1e29ea/procDF.pdf
NLM
Silva GS da, Luppe M. Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S [Internet]. Proceedings of the 2011 VII Designer Forum. 2011 ;[citado 2025 nov. 15 ] Available from: https://repositorio.usp.br/directbitstream/5a7e29d9-51c9-417f-bab5-3eafba1e29ea/procDF.pdf
Vancouver
Silva GS da, Luppe M. Análise comparativa e qualitativa de ferramentas de desenvolvimento de FPGA'S [Internet]. Proceedings of the 2011 VII Designer Forum. 2011 ;[citado 2025 nov. 15 ] Available from: https://repositorio.usp.br/directbitstream/5a7e29d9-51c9-417f-bab5-3eafba1e29ea/procDF.pdf
Dissertação (Mestrado)
Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis (2008)
Valiante Filho, Filippo; Horta, Edson Lemos (Orientador)
Unidade: EP
Assuntos: CIRCUITOS FPGA, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS INTEGRADOS, MICROELETRÔNICA, CAD
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VALIANTE FILHO, Filippo. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. 2008. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2008. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/. Acesso em: 15 nov. 2025.
APA
Valiante Filho, F. (2008). Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/
NLM
Valiante Filho F. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis [Internet]. 2008 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/
Vancouver
Valiante Filho F. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis [Internet]. 2008 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/

Unidades USP

ReP

Filtros

Autores

Assuntos