Menu

Filtros : "CIRCUITOS INTEGRADOS" "CAD" Limpar

Filtros

Refine with date range

  • 1

1 - 7 (7 records)

  • Tese (Doutorado)

    Síntese de CIs analógicos em nível de circuito e sistema utilizando métodos modernos de otimização (2015)

    Weber, Tiago Oliveira ; Van Noije, Wilhelmus Adrianus Maria (Orientador)

    Unidade: EP

    Subjects: CAD, CIRCUITOS INTEGRADOS, OTIMIZAÇÃO GLOBAL

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      WEBER, Tiago Oliveira. Síntese de CIs analógicos em nível de circuito e sistema utilizando métodos modernos de otimização. 2015. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22072016-151343/. Acesso em: 15 nov. 2025.

    • APA

      Weber, T. O. (2015). Síntese de CIs analógicos em nível de circuito e sistema utilizando métodos modernos de otimização (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22072016-151343/

    • NLM

      Weber TO. Síntese de CIs analógicos em nível de circuito e sistema utilizando métodos modernos de otimização [Internet]. 2015 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22072016-151343/

    • Vancouver

      Weber TO. Síntese de CIs analógicos em nível de circuito e sistema utilizando métodos modernos de otimização [Internet]. 2015 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22072016-151343/

  • Tese (Doutorado)

    Plataforma de co-emulação de falhas em circuitos integrados (2011)

    Corso Sarmiento, Jorge Arturo; Ramírez Fernandez, Francisco Javier (Orientador)

    Unidade: EP

    Subjects: CAD, CIRCUITOS INTEGRADOS, CIRCUITOS FPGA, ARQUITETURA RECONFIGURÁVEL

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      CORSO SARMIENTO, Jorge Arturo. Plataforma de co-emulação de falhas em circuitos integrados. 2011. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/. Acesso em: 15 nov. 2025.

    • APA

      Corso Sarmiento, J. A. (2011). Plataforma de co-emulação de falhas em circuitos integrados (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/

    • NLM

      Corso Sarmiento JA. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/

    • Vancouver

      Corso Sarmiento JA. Plataforma de co-emulação de falhas em circuitos integrados [Internet]. 2011 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/

  • Tese (Doutorado)

    Estimativas de desempenho da estrutura de comunicação de SoC a partir de modelos de transações (2009)

    Eslava Garzon, Johan Sebastian; Strum, Marius (Orientador)

    Unidade: EP

    Subjects: SIMULAÇÃO, SISTEMAS INTEGRADOS EM LARGA ESCALA (PROJETO), CAD, CIRCUITOS INTEGRADOS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      ESLAVA GARZON, Johan Sebastian. Estimativas de desempenho da estrutura de comunicação de SoC a partir de modelos de transações. 2009. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2009. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20072009-165919/. Acesso em: 15 nov. 2025.

    • APA

      Eslava Garzon, J. S. (2009). Estimativas de desempenho da estrutura de comunicação de SoC a partir de modelos de transações (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20072009-165919/

    • NLM

      Eslava Garzon JS. Estimativas de desempenho da estrutura de comunicação de SoC a partir de modelos de transações [Internet]. 2009 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20072009-165919/

    • Vancouver

      Eslava Garzon JS. Estimativas de desempenho da estrutura de comunicação de SoC a partir de modelos de transações [Internet]. 2009 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20072009-165919/

  • Dissertação (Mestrado)

    Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis (2008)

    Valiante Filho, Filippo; Horta, Edson Lemos (Orientador)

    Unidade: EP

    Subjects: CIRCUITOS FPGA, ARQUITETURA RECONFIGURÁVEL, COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS INTEGRADOS, MICROELETRÔNICA, CAD

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      VALIANTE FILHO, Filippo. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. 2008. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2008. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/. Acesso em: 15 nov. 2025.

    • APA

      Valiante Filho, F. (2008). Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/

    • NLM

      Valiante Filho F. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis [Internet]. 2008 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/

    • Vancouver

      Valiante Filho F. Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis [Internet]. 2008 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/

  • Dissertação (Mestrado)

    Algoritmos de otimização de planos de teste de unidades funcionais para circuitos BIST (2001)

    Gonzalez, José Artur Quilici; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: CAD, CIRCUITOS INTEGRADOS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      GONZALEZ, José Artur Quilici. Algoritmos de otimização de planos de teste de unidades funcionais para circuitos BIST. 2001. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2001. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18032002-143753/. Acesso em: 15 nov. 2025.

    • APA

      Gonzalez, J. A. Q. (2001). Algoritmos de otimização de planos de teste de unidades funcionais para circuitos BIST (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18032002-143753/

    • NLM

      Gonzalez JAQ. Algoritmos de otimização de planos de teste de unidades funcionais para circuitos BIST [Internet]. 2001 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18032002-143753/

    • Vancouver

      Gonzalez JAQ. Algoritmos de otimização de planos de teste de unidades funcionais para circuitos BIST [Internet]. 2001 ;[citado 2025 nov. 15 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18032002-143753/

  • Artigo de periodico

    Métodos de projetos e ferramentas de CAD para circuitos integrados (1987)

    Van Noije, Wilhelmus Adrianus Maria ; Andrade, Marco Túlio Carvalho de

    Source: Revista Politecnica. Unidade: EP

    Subjects: CAD, CIRCUITOS INTEGRADOS

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      VAN NOIJE, Wilhelmus Adrianus Maria e ANDRADE, Marco Túlio Carvalho de. Métodos de projetos e ferramentas de CAD para circuitos integrados. Revista Politecnica, v. 83, n. 196, p. 37-41, 1987Tradução . . Acesso em: 15 nov. 2025.

    • APA

      Van Noije, W. A. M., & Andrade, M. T. C. de. (1987). Métodos de projetos e ferramentas de CAD para circuitos integrados. Revista Politecnica, 83( 196), 37-41.

    • NLM

      Van Noije WAM, Andrade MTC de. Métodos de projetos e ferramentas de CAD para circuitos integrados. Revista Politecnica. 1987 ;83( 196): 37-41.[citado 2025 nov. 15 ]

    • Vancouver

      Van Noije WAM, Andrade MTC de. Métodos de projetos e ferramentas de CAD para circuitos integrados. Revista Politecnica. 1987 ;83( 196): 37-41.[citado 2025 nov. 15 ]

  • Trabalho de evento

    CAD para vlsi: um nucleo de simulação lógica de circuitos mos-simlog (1985)

    Arakaki, Reginaldo ; Massola, Antônio Marcos de Aguirra

    Source: Anais. Conference titles: Congresso Nacional de Informatica. Unidade: EP

    Subjects: CIRCUITOS INTEGRADOS, CAD

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      ARAKAKI, Reginaldo e MASSOLA, Antônio Marcos de Aguirra. CAD para vlsi: um nucleo de simulação lógica de circuitos mos-simlog. 1985, Anais.. São Paulo: Sucesu, 1985. . Acesso em: 15 nov. 2025.

    • APA

      Arakaki, R., & Massola, A. M. de A. (1985). CAD para vlsi: um nucleo de simulação lógica de circuitos mos-simlog. In Anais. São Paulo: Sucesu.

    • NLM

      Arakaki R, Massola AM de A. CAD para vlsi: um nucleo de simulação lógica de circuitos mos-simlog. Anais. 1985 ;[citado 2025 nov. 15 ]

    • Vancouver

      Arakaki R, Massola AM de A. CAD para vlsi: um nucleo de simulação lógica de circuitos mos-simlog. Anais. 1985 ;[citado 2025 nov. 15 ]
  • 1

1 - 7 (7 records)

Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2025