ReP USP - Resultado da busca

Dissertação (Mestrado)
Otimização de mapeamento e posicionamento para sistemas dinamicamente reconfiguráveis baseados em NoCs utilizando-se a meta-heurística busca tabu (2019)
Novaes, Guilherme Apolinário Silva; Wang, Jiang Chau (Orientador)
Unidade: EP
Subjects: SISTEMAS DINÂMICOS, INTELIGÊNCIA ARTIFICIAL, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
NOVAES, Guilherme Apolinário Silva. Otimização de mapeamento e posicionamento para sistemas dinamicamente reconfiguráveis baseados em NoCs utilizando-se a meta-heurística busca tabu. 2019. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2019. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-29032022-104547/. Acesso em: 11 nov. 2024.
APA
Novaes, G. A. S. (2019). Otimização de mapeamento e posicionamento para sistemas dinamicamente reconfiguráveis baseados em NoCs utilizando-se a meta-heurística busca tabu (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-29032022-104547/
NLM
Novaes GAS. Otimização de mapeamento e posicionamento para sistemas dinamicamente reconfiguráveis baseados em NoCs utilizando-se a meta-heurística busca tabu [Internet]. 2019 ;[citado 2024 nov. 11 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-29032022-104547/
Vancouver
Novaes GAS. Otimização de mapeamento e posicionamento para sistemas dinamicamente reconfiguráveis baseados em NoCs utilizando-se a meta-heurística busca tabu [Internet]. 2019 ;[citado 2024 nov. 11 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-29032022-104547/
Dissertação (Mestrado)
DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado (2014)
Villegas Castillo, Ernesto Cristopher; Wang, Jiang Chau (Orientador)
Unidade: EP
Subjects: CIRCUITOS FPGA, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VILLEGAS CASTILLO, Ernesto Cristopher. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado. 2014. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/. Acesso em: 11 nov. 2024.
APA
Villegas Castillo, E. C. (2014). DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/
NLM
Villegas Castillo EC. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado [Internet]. 2014 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/
Vancouver
Villegas Castillo EC. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado [Internet]. 2014 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/
Tese (Doutorado)
Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip (2014)
Gomes Filho, Jonas; Wang, Jiang Chau (Orientador)
Unidade: EP
Subjects: MICROELETRÔNICA, ARQUITETURA RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GOMES FILHO, Jonas. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip. 2014. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/. Acesso em: 11 nov. 2024.
APA
Gomes Filho, J. (2014). Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/
NLM
Gomes Filho J. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip [Internet]. 2014 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/
Vancouver
Gomes Filho J. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip [Internet]. 2014 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/
Dissertação (Mestrado)
Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares (2013)
González Reaño, Jorge Luis; Wang, Jiang Chau (Orientador)
Unidade: EP
Subjects: MODELOS EM SÉRIES TEMPORAIS, REDES E COMUNICAÇÃO DE DADOS, SISTEMAS EMBUTIDOS, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GONZÁLEZ REAÑO, Jorge Luis. Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares. 2013. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2013. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22092014-123244/. Acesso em: 11 nov. 2024.
APA
González Reaño, J. L. (2013). Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22092014-123244/
NLM
González Reaño JL. Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares [Internet]. 2013 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22092014-123244/
Vancouver
González Reaño JL. Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares [Internet]. 2013 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22092014-123244/
Dissertação (Mestrado)
Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional (2011)
Muñoz Quispe, Joel Iván; Wang, Jiang Chau (Orientador)
Unidade: EP
Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS, QUALIDADE DO PROJETO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MUÑOZ QUISPE, Joel Iván. Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional. 2011. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/. Acesso em: 11 nov. 2024.
APA
Muñoz Quispe, J. I. (2011). Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/
NLM
Muñoz Quispe JI. Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional [Internet]. 2011 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/
Vancouver
Muñoz Quispe JI. Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional [Internet]. 2011 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/
Dissertação (Mestrado)
Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) (2010)
Gomes Filho, Jonas; Wang, Jiang Chau (Orientador)
Unidade: EP
Subjects: ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA, INTELIGÊNCIA ARTIFICIAL, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GOMES FILHO, Jonas. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM). 2010. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/. Acesso em: 11 nov. 2024.
APA
Gomes Filho, J. (2010). Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
NLM
Gomes Filho J. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
Vancouver
Gomes Filho J. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/
Tese (Doutorado)
Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia (2010)
Romero Tobar, Edgar Leonardo; Wang, Jiang Chau (Orientador)
Unidade: EP
Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS, QUALIDADE DO PROJETO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMERO TOBAR, Edgar Leonardo. Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia. 2010. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20082010-160736/. Acesso em: 11 nov. 2024.
APA
Romero Tobar, E. L. (2010). Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20082010-160736/
NLM
Romero Tobar EL. Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia [Internet]. 2010 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20082010-160736/
Vancouver
Romero Tobar EL. Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia [Internet]. 2010 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20082010-160736/
Dissertação (Mestrado)
Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos (2010)
Raffo Jara, Mario Andrés; Wang, Jiang Chau (Orientador)
Unidade: EP
Subjects: COMPUTAÇÃO RECONFIGURÁVEL, ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA, MICROELETRÔNICA, CAD, CIRCUITOS DE CHAVEAMENTO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
RAFFO JARA, Mario Andrés. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos. 2010. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/. Acesso em: 11 nov. 2024.
APA
Raffo Jara, M. A. (2010). Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
NLM
Raffo Jara MA. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos [Internet]. 2010 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
Vancouver
Raffo Jara MA. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos [Internet]. 2010 ;[citado 2024 nov. 11 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/
Tese (Livre Docência)
Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S (2006)
Wang, Jiang Chau
Unidade: EP
Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
WANG, Jiang Chau. Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S. 2006. Tese (Livre Docência) – Universidade de São Paulo, São Paulo, 2006. . Acesso em: 11 nov. 2024.
APA
Wang, J. C. (2006). Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S (Tese (Livre Docência). Universidade de São Paulo, São Paulo.
NLM
Wang JC. Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S. 2006 ;[citado 2024 nov. 11 ]
Vancouver
Wang JC. Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S. 2006 ;[citado 2024 nov. 11 ]

USP Schools

ReP

Filtros

Authors

USP affiliated authors

Date published

Subjects