Exportar registro bibliográfico

Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional (2011)

  • Authors:
  • Autor USP: QUISPE, JOEL IVAN MUÑOZ - EP
  • Unidade: EP
  • Sigla do Departamento: PSI
  • Subjects: MICROELETRÔNICA; CIRCUITOS INTEGRADOS; QUALIDADE DO PROJETO
  • Language: Português
  • Abstract: Nos ambientes de desenvolvimento de sistemas integrados da atualidade, os requisitos dos sistemas devidos ao alto grau de funcionalidades incorporadas vêm-se incrementando, gerando uma alta complexidade nos projetos. Isto traz como consequência o aumento na quantidade de ciclos dentro do fluxo de projeto. Uma solução tem sido o uso de blocos IP para acelerar o desenvolvimento. Entretanto, para garantir um grau elevado de confiabilidade destes componentes, os processos de verificação devem comprovar que todas as propriedades do circuito estejam sendo cumpridas. Uma das técnicas utilizadas para isto é verificação funcional por simulação, que procura explorar, através da injeção de vetores de teste, a maior porção possível de todo o espaço de estados do circuito. Quanto maior o número de estados possíveis, maior o número de vetores de testes que devem ser inseridos. Portanto, o número de vetores de teste deve ser reduzido de forma considerável, entretanto, por este fato, métricas para determinar a completeza do processo de verificação, definidas como modelos de cobertura, têm sido necessárias. As métricas de cobertura são estabelecidas segundo as estratégias de observação do projeto sob verificação, DUV, sendo bastante comum na indústria a de caixa preta que tem como objetivo a estimulação das entradas e a observação dos eventos de saída do DUV. Neste caso, para determinar se o sistema cumpre com as especificações, o engenheiro de verificação, deve definir os eventos à saída que considera relevantes e as métricas para determinar a quantidade de vezes que devem ser observadas. Este tipo de modelagem é conhecido como cobertura por itens. A quantidade de itens e os eventos a serem observados podem ser definidos pelo conhecimento especialista, dos engenheiros de verificação ou, para simplificar esta tarefa, uma distribuição uniforme é adotada.Como estas formas de modelagem não abstraem todas as propriedades do circuito, o perfil da distribuição de valores dos eventos (parâmetros) escolhidos, em geral, são descorrelacionados do perfil real verificado durante a execução dos tetbenches, tendo como consequência o aumento dos tempos de simulação. Para tratar do problema acima, o presente trabalho tem como objetivo geral o desenvolvimento de uma metodologia para obter um modelo de cobertura de saída que apresente um perfil de distribuição semelhante ao real e que, assim, assista o engenheiro de verificação na seleção dos pontos ou intervalos de saída de interesse, adicionado-os às decisões derivadas de seu conhecimento especialista. Pela metodologia utilizada, encontra-se a(s) equação(ões) que define(m) a(s) saída(s) do circuito sob verificação e, a partir destas, a distribuição probabilística por evento observável. No centro da metodologia está a ferramenta PrOCov (Probabilistic Output Coverage), projetada com os objetivos acima. A metodologia e a ferramenta foram testadas com alguns exemplos de circuitos, modelos em alto nível do filtro FIR, do processador FFT e do filtro Elliptic, todos descritos em SystemC. Nos três casos testados, o PrOCov encontrou satisfatoriamente os respectivos perfis de saída. Estes foram comparados com os perfis obtidos por simulação, mostrando que uma excelente precisão pode ser obtida; apenas pequenas variações foram encontradas devidas a erros de aproximação. Também variações de precisão e tempo de simulação em função da resolução dos parâmetros de saída (eventos) foram analisadas nesta dissertação.
  • Imprenta:
  • Data da defesa: 25.10.2011
  • Acesso à fonte
    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      MUÑOZ QUISPE, Joel Iván; WANG, Jiang Chau. Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional. 2011.Universidade de São Paulo, São Paulo, 2011. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/pt-br.php >.
    • APA

      Muñoz Quispe, J. I., & Wang, J. C. (2011). Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/pt-br.php
    • NLM

      Muñoz Quispe JI, Wang JC. Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional [Internet]. 2011 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/pt-br.php
    • Vancouver

      Muñoz Quispe JI, Wang JC. Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional [Internet]. 2011 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/pt-br.php

    Últimas obras dos mesmos autores vinculados com a USP cadastradas na BDPI:

    Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2021