Otimização da velocidade de circuitos síncronos CMOS sensíveis a borda do sinal de relógio (1999)
Ruiz, Fernando Martinson; Soares Junior, João Navarro 
; Van Noije, Wilhelmus Adrianus Maria
Fonte: 7.SICUSP : resumos. Nome do evento: Simpósio de Iniciação Científica da Universidade de São Paulo. Unidade: EP
Assunto: CIRCUITOS ELETRÔNICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
RUIZ, Fernando Martinson e SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. Otimização da velocidade de circuitos síncronos CMOS sensíveis a borda do sinal de relógio. 1999, Anais.. São Paulo: USP, 1999. . Acesso em: 03 nov. 2025.APA
Ruiz, F. M., Soares Junior, J. N., & Van Noije, W. A. M. (1999). Otimização da velocidade de circuitos síncronos CMOS sensíveis a borda do sinal de relógio. In 7.SICUSP : resumos. São Paulo: USP.NLM
Ruiz FM, Soares Junior JN, Van Noije WAM. Otimização da velocidade de circuitos síncronos CMOS sensíveis a borda do sinal de relógio. 7.SICUSP : resumos. 1999 ;[citado 2025 nov. 03 ]Vancouver
Ruiz FM, Soares Junior JN, Van Noije WAM. Otimização da velocidade de circuitos síncronos CMOS sensíveis a borda do sinal de relógio. 7.SICUSP : resumos. 1999 ;[citado 2025 nov. 03 ]
