ReP USP - Resultado da busca

Filtros : "SEL" "PEDRINO, EMERSON CARLOS" Removido: "Borges, Guilherme Pereira" Limpar

Filtros

Tese (Doutorado)
Arquitetura pipeline reconfigurável através de instruções geradas por programação genética para processamento morfológico de imagens digitais utilizando FPGAs (2008)
Pedrino, Emerson Carlos; Obac Roda, Valentin (Orientador)
Unidade: EESC
Assuntos: PROGRAMAÇÃO GENÉTICA, PROCESSAMENTO DE IMAGENS, RECONHECIMENTO DE PADRÕES, ARQUITETURAS PARALELAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEDRINO, Emerson Carlos. Arquitetura pipeline reconfigurável através de instruções geradas por programação genética para processamento morfológico de imagens digitais utilizando FPGAs. 2008. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2008. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-17032009-151610/. Acesso em: 01 ago. 2024.
APA
Pedrino, E. C. (2008). Arquitetura pipeline reconfigurável através de instruções geradas por programação genética para processamento morfológico de imagens digitais utilizando FPGAs (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18133/tde-17032009-151610/
NLM
Pedrino EC. Arquitetura pipeline reconfigurável através de instruções geradas por programação genética para processamento morfológico de imagens digitais utilizando FPGAs [Internet]. 2008 ;[citado 2024 ago. 01 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-17032009-151610/
Vancouver
Pedrino EC. Arquitetura pipeline reconfigurável através de instruções geradas por programação genética para processamento morfológico de imagens digitais utilizando FPGAs [Internet]. 2008 ;[citado 2024 ago. 01 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-17032009-151610/
Dissertação (Mestrado)
Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa (2003)
Pedrino, Emerson Carlos; Obac Roda, Valentin (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS DIGITAIS, ARQUITETURAS PARALELAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PEDRINO, Emerson Carlos. Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa. 2003. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2003. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-21102015-115138/. Acesso em: 01 ago. 2024.
APA
Pedrino, E. C. (2003). Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18133/tde-21102015-115138/
NLM
Pedrino EC. Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa [Internet]. 2003 ;[citado 2024 ago. 01 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-21102015-115138/
Vancouver
Pedrino EC. Arquitetura pipeline para processamento morfológico de imagens binárias em tempo real utilizando dispositivos de lógica programável complexa [Internet]. 2003 ;[citado 2024 ago. 01 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18133/tde-21102015-115138/

Biblioteca Digital de Produção Intelectual da Universidade de São Paulo 2012 - 2024